李常
- 作品数：1 被引量：1H指数：1
- 供职机构：清华大学信息科学技术学院电子工程系更多>>
- 发文基金：国家教育部博士点基金国家自然科学基金更多>>
- 相关领域：电子电信更多>>
- 32位MIPS处理器可测性设计与实现被引量：1
- 2010年
- 设计了一个32位MIPS处理器。为实现负载均衡和提高系统利用率,采用自定义的5级流水线结构,并采用数据旁路机制和基于历史的分支预测机制来解决流水线冲突。同时,为保证芯片设计的可靠性和可测性,采用流水线分级验证的可测性设计方法,在设计中提取流水阶段的关键信号作为输出。为减小芯片面积和管脚数目,设计了多模式的工作机制,实现了芯片管脚复用。后仿结果表明,基于0.18μm CMOS工艺,处理器可工作于60 MHz频率。芯片核心面积为1.15 mm×2.25 mm,等效门为13.5万,功耗为2.8 mW/MHz。测试结果表明,芯片可在多工作模式之间正常切换,功能完整。
- 周妮乔飞谭斯斯李常杨华中
- 关键词：MIPS处理器可测性设计
