您的位置: 专家智库 > >

谢达

作品数:2 被引量:1H指数:1
供职机构:中国电子科技集团公司第五十八研究所更多>>
发文基金:江苏省自然科学基金更多>>
相关领域:电子电信更多>>

文献类型

  • 2篇中文期刊文章

领域

  • 2篇电子电信

主题

  • 1篇延时
  • 1篇时钟
  • 1篇时钟树
  • 1篇自测试
  • 1篇系列FPGA
  • 1篇内建自测试
  • 1篇开关矩阵
  • 1篇缓冲器
  • 1篇V4
  • 1篇FPGA
  • 1篇布线

机构

  • 1篇中国电子科技...
  • 1篇中国电子科技...

作者

  • 2篇谢达
  • 1篇单悦尔
  • 1篇胡凯
  • 1篇刘彤
  • 1篇张艳飞
  • 1篇周道逵
  • 1篇宋林峰

传媒

  • 2篇电子与封装

年份

  • 1篇2017
  • 1篇2016
2 条 记 录,以下是 1-2
排序方式:
FPGA中开关矩阵的研究被引量:1
2016年
开关矩阵是现场可编程门阵列FPGA芯片中最重要的组成部分之一。通过对FPGA中开关矩阵进行分析和研究,介绍了开关矩阵的布局和绕线方式,建立了开关矩阵的基本模型,对开关矩阵模型进行了仿真、分析和优化。重点分析了开关矩阵速度与各参数因子之间的关系,结果表明优化后的开关矩阵具有很好的性能。
胡凯谢达刘彤张艳飞单悦尔
关键词:FPGA开关矩阵布线延时
V4系列FPGA全局时钟缓冲器的内建自测试研究
2017年
提出一种新的基于V4系列FPGA全局时钟缓冲器的内建自测试方法。目前关键时钟缓冲器内建自测试正面临巨大的挑战,时序问题是目前发现的时钟缓冲器内建自测试的主要问题。由于时钟缓冲器输入端的同步开关会产生不同的相移,使得正常的器件内建自测试中产生故障指示。此外,目前时钟缓冲器内建自测试使用的是普通的布线资源连接时钟信号,而不是使用专用的时钟布线资源,这种方法会加剧时序问题。提出一种改良的方法去解决内建自测试的时序问题,并讨论这种方法对于可测试的最大时钟频率和总测试时间的影响。所有测试环节均在V4系列FPGA上实现。
董宜平谢达宋林峰周道逵
关键词:内建自测试时钟树
共1页<1>
聚类工具0