谢婧
- 作品数：7 被引量：2H指数：1
- 供职机构：复旦大学更多>>
- 发文基金：国家自然科学基金国家高技术研究发展计划国家杰出青年科学基金更多>>
- 相关领域：理学电子电信电气工程更多>>
- 一种抗SRAM FPGA器件SEU的电路及方法
- 本发明属于现场可编程门阵列技术领域，具体为一种应用于SRAM FPGA器件的具有抗单粒子翻转(SEU)效应功能的电路及方法。该抗SEU电路由回读电路，细粒度刷新电路，二维CRC校验电路组成。总线状态机控制回读电路将编程点...
- 谢婧来金梅
- 文献传递
- 一种抗SRAM FPGA器件SEU的电路及方法
- 本发明属于现场可编程门阵列技术领域，具体为一种应用于SRAM FPGA器件的具有抗单粒子翻转(SEU)效应功能的电路及方法。该抗SEU电路由回读电路，细粒度刷新电路，二维CRC校验电路组成。总线状态机控制回读电路将编程点...
- 谢婧来金梅
- 一种纠正多比特错误的ECC电路
- 本发明属于FPGA技术领域，具体为一种应用于SRAM FPGA器件的纠正多比特错误的ECC电路。该电路由3选1MUX，译码器，错误图样查找表和回写电路依次连接构成。其流程为：首先将编程点信息回读到ECC寄存器当中，按一定...
- 谢婧来金梅
- 文献传递
- 锆钛酸铅多层膜的铁电和介电特性被引量：1
- 2008年
- 研究了特异结构锆钛酸铅PbZr0.38Ti0.62O3(PZT)多层膜的铁电和介电特性.同均一相PZT薄膜材料相比,由致密层和多孔层交替排列形成的近周期PZT多层膜具有铁电、介电增强效应.在100V极化电压下,多层膜的平均剩余极化强度达42.3μC/cm2,矫顽场为43kV/cm.大的极化强度值归因于大的膜厚和多孔结构有效释放膜内张应力的结果.室温低频限下,PZT多层膜的表观相对介电常数超过2000.极为有趣的是,在所研究的频率范围,PZT多层膜具有两种截然不同的介电驰豫.低频介电损耗峰源自空间电荷极化;而遵从Arrhen ius律的高频介电响应可能同与氧空位VO¨相关的极性缺陷复合体有关.
- 胡古今商景林张婷谢婧孙璟兰褚君浩戴宁
- 关键词：铁电介电
- 一种纠正多比特错误的ECC电路
- 本发明属于FPGA技术领域，具体为一种应用于SRAM FPGA器件的纠正多比特错误的ECC电路。该电路由3选1MUX，译码器，错误图样查找表和回写电路依次连接构成。其流程为：首先将编程点信息回读到ECC寄存器当中，按一定...
- 谢婧来金梅
- FPGA快速配置结构及抗辐照电路设计与实现
- 现场可编程门阵列(FieldProgrammableGateArray，FPGA)的可编程特性使得FPGA相对于ASIC在电路调试和可重构计算方面有很大的优势。但是随着FPGA规模的不断增大，配置时间也越来越长，且由于其...
- 谢婧
- 关键词：现场可编程门阵列
- 文献传递
- 用于FPGA快速重构的配置电路被引量：1
- 2010年
- 提出了一种适于FPGA芯片的快速重构配置电路,并在FDP2009Ⅱ-SOPCFPGA芯片里设计实现.其主要特点为:配置电路使芯片最小配置单元由Xilinx的Spartan和Virtex系列芯片的一帧变为32 bit,减少了重配置传送的配置数据,缩短了芯片重构时间.FDP2009-Ⅱ-SOPC FPGA采用SMIC0.13μm一层多晶八层金属工艺设计,芯片总面积为4.5 mm×6.3 mm,配置电路面积为1.7 mm^2.版图后仿真结果表明,配置电路能够正确的完成数据重配置功能,芯片重构时间是Xilinx公司的Virtex系列相同规模FPGA芯片的34%左右.
- 谢婧王亚斌来金梅童家榕
- 关键词：现场可编程门阵列可重构
