公共文化服务平台

来金梅: 作品数：189 被引量：189H指数：7; 供职机构：复旦大学更多>>; 发文基金：国家高技术研究发展计划国家自然科学基金上海-AM基金更多>>; 相关领域：电子电信自动化与计算机技术文化科学自然科学总论更多>>

合作作者

适用于数据通路的可编程逻辑器件FDP100K软件系统被引量：3: 2007年; 本软件系统是适用于第一款国产可编程逻辑器件FDP100K(FDP:FPGA for Data-Path)的实用软件开发系统.该软件系统中的各模块针对FDP100K硬件结构提出新的实现算法,尤其是后端的工艺映射和布局布线两个模块.经过完整软硬件协同测试表明:该软件系统各模块功能正确,与总控模块接口正确,与硬件对应接口正确,能高效正确地实现数据通路领域电路和其他类型电路的功能.; 胡欣来金梅陈苑锋王波童家榕; 关键词：工艺映射布局布线可编程逻辑器件

一种新型的单芯片级可进化硬件系统被引量：1: 2012年; 针对可进化硬件(EHW)系统的需求,设计实现了FDP-2-SOPC芯片,芯片中嵌入了CPU和FPGA两种IP核,可实现硬件电路的重构和进化;以该芯片为系统核心建立了一种新型的软硬件结合的单芯片级EHW系统.为了提高电路重构速度,设计了针对EHW需求的快速局部重配置技术;为提高遗传算法的执行速度,设计了专用的随机数产生器;为了减少软硬件开发相关性并降低系统开发的难度,满足不同适应度评估方案的需求,提出了一种灵活友好的数据交互技术;并开发了合适的遗传算法.在此单芯片级EHW系统上进行了电路自进化实验,实验结果表明,该系统可正确地实现硬件电路的自重构、自进化,在进化速度上优势明显:针对同样的目标电路进化,在进化算法性能相近的前提下,该系统的进化时间相比FPGA+PC系统提高了一个数量级.; 杨华秋段欣来金梅; 关键词：可进化硬件可重构硬件

自动化测试中扩展输入输出通道的方法: 本发明属于自动化测试测量技术领域，具体为一种基于FPGA实现的应用于自动化测试中扩展输入输出通道的方法。本发明在测试平台和待测芯片之间加入FPGA，将测试平台的生成采集通道与待测芯片的输入输出引脚连接到FPGA的输入输出...; 来金梅黄现王元王键周灏; 文献传递

一种应用于FPGA时钟管理单元的锁相环设计: 2016年; 设计了一种应用于FPGA时钟管理的可变带宽锁相环.该锁相环采用开关电容滤波器实现可变电阻滤波功能,用反比N电流镜(N为反馈分频系数)来为电荷泵提供偏置,使电荷泵电流与偏置电路电流成1/N的比例关系.本文还提出了用虚拟开关减少了开关两端电压的非理想电荷效应,并设计了一种5级延时单元组成的环形压控振荡器,显著提升了输出频率范围.该锁相环实现了环路带宽与输入频率比值固定,从而使环路带宽能够自动跟随输入频率在较宽范围内变化,保证了其稳定性.本文采用CMOS 65nm数字工艺流片,电源电压为1.2V,作为时钟管理单元IP核嵌入于复旦大学自主研发的FDP5FPGA芯片中.测试表明,本文设计的PLL环路带宽在0.7MHz到13.4MHz能够跟随输入频率在18~252MHz范围内变化,输入频率与环路带宽比值近似为20,产生762MHz^1.7GHz的宽范围输出时钟,阻尼因子均方差不超过8%.; 吴俊宏李闻界来金梅; 关键词：锁相环可变带宽

基于MOSFET PDE模型的射频电路仿真算法研究被引量：2: 2005年; 研究了基于 MOSFET偏微分方程 (PDE)模型的电路仿真算法 ,并提出一种求解 PDE的快速算法。当MOSFET PDE模型用于射频 (RF)电路仿真时 ,系统方程为一个耦合系统 ,包括偏微分方程 (PDE)、常微分方程(ODE)和代数方程 (AE)。采用一套迭代算法来求解该耦合系统。将上述的模型和算法用于一个压控振荡器(VCO)的瞬态特性仿真 ,模拟结果与理论分析相符。; 谭俊来金梅赵晖任俊彦; 关键词：偏微分方程常微分方程代数方程

一种基于FPGA快速进位链的时间数字转换电路被引量：3: 2016年; 设计了一种基于FPGA快速进位链的时间-数字转换电路.该电路采用延迟内插技术,引入双链结构消除建立/保持时间对寄存器阵列输出结果的影响,并采用半周期平均延迟测试法,在Xilinx Virtex-4芯片上实测获得了59.19ps的分辨率.该电路采用使能控制模块将寄存器阵列输出结果的锁定时间控制在一个时钟周期内.使用FPGA Editor软件对该电路中单级延迟宏单元进行配置,并利用用户约束文件替代传统的手工布局布线,使得电路具有可移植性.此外,利用该电路对实测芯片中的CLB组合开关参数进行了测试,结果满足数据手册中提供的参数值的范围.; 王丹王健来金梅; 关键词：现场可编程门阵列

FPGA时序约束布局方法: 本发明属于电子技术领域，具体为一种FPGA时序约束布局方法。本发明针对输入输出延时约束与端口路径延时约束。对于输入输出延时约束，本发明提出一种递归搜索算法进行输入端口到触发器（或触发器到输出端口）的路径搜索，当搜索到触发...; 来金梅方浩帅杨萌王健

现代可编程逻辑器件软件系统的层次化布局建模方法: 本发明属于电子技术领域，具体为一种现代FPGA软件系统的层次化布局建模方法。本发明为一种针对现代FPGA硬件结构的布局软件建模方法。具体是将FPGA的结构根据逻辑单元的类型在逻辑上分为几个逻辑单元层，如可编程逻辑块层，可...; 来金梅徐嘉伟扬铭童家榕; 文献传递

采用量纲分析法的MCM互连延迟建模被引量：2: 1998年; 高性能多芯片系统中，互连延迟对整个系统的延迟结果起决定性作用。利用量纲分析法首先对ＭＣＭ的互连延迟进行数学建模，继而利用曲线拟合法求出了所建数学模型中的待定系数，并进一步对此结果进行了必要的分析。该方法的优点是不涉及传输线的电报方程，避免了复杂的数学运算，得到的互连延迟模型能有效地模拟互连延迟的实际情况。; 李珂来金梅林争辉; 关键词：多芯片组件互连延迟量纲分析

可编程核版图自动生成方法: 本发明属于版图自动生成技术领域，具体为一种可编程核版图自动生成方法。该方法包括：由可编程核的结构描述和基本单元库，生成四输入LUT、输入连接盒、输出连接盒以及开关盒，得到电路网表并以Verilog文件形式输出。然后按照从...; 童家榕王健温宇杰来金梅吴芳; 文献传递