许琪
- 作品数：12 被引量：52H指数：4
- 供职机构：西安微电子技术研究所更多>>
- 发文基金：总装备部科研项目国防科技技术预先研究基金国家部委预研基金更多>>
- 相关领域：自动化与计算机技术电子电信交通运输工程更多>>
- 一种新的树型乘法器的设计被引量：22
- 2002年
- 理论上Wallace树结构加法器是乘法器中完成部分积求和的最快的多操作数加法器 ,但其互连复杂难于实现 .针对 32位树型乘法器 ,在分析阵列结构的基础上 ,对部分积重新合理分组 ,并采用延迟平衡的 4 2压缩器电路结构 ,提出一种新的阵列组织结构 .该结构与现有其他结构相比具有AT2 最小的特点 ,比传统的Wallace树结构减少了约 18% ,并且布局规整 ,布线规则 ,易于VLSI实现 .
- 许琪原巍沈绪榜
- 关键词：WALLACE树布线
- MCM的四通孔(V4R)布线法
- 1999年
- 文章详细介绍了多芯片组件（ＭＣＭ）布线的四通孔（Ｖ４Ｒ）布线方法，它可以生成详细的布线结果，有利于节省成本和提高布线效率。Ｖ４Ｒ法可望得到更广泛地应用。
- 许琪孙泰仁
- 关键词：多芯片组件多层布线MCM
- 32位浮点嵌入式MCU设计研究被引量：4
- 2004年
- 本文介绍了一个基于RISC体系结构的32位浮点嵌入式MCU的设计实现。该MCU内含128kbit的SRAM、采用哈佛结构、四级指令流水线、32位指令字长和内部43位数据字长。MCU内部设置多个快速寄存器及采用硬连线逻辑代替微程序控制的方法,加快了微处理器的速度,提高了指令执行效率。设计中还采用对寄存器同步写、异步读的方式避免了数据相关问题。
- 唐明哲邵志标赵宁许琪
- 关键词：微控制器浮点RISCSRAM
- 基于低功耗设计的改进型压缩树VLSI架构被引量：3
- 2005年
- 本文基于并行乘法器中两种传统的部分积压缩树的电路架构的分析,运用分类压缩的观点,提出一种改进型低功耗压缩树的电路架构,给出了该方法的两种VLSI电路实现。经过地址分析表明,与传统的压缩电路相比,该两种改进型的电路结构的功耗分别降低了6%和19%。
- 姚刚邵志标赵宁许琪
- 关键词：WALLACE树
- 32位嵌入式定/浮点乘法器设计被引量：6
- 2004年
- 文章提出一种RISCMCU中的32位嵌入式定/浮点乘法器的设计,用于完成32位定/浮点乘除法。利用一种新的改进型三阶Booth算法,并采取Wallace树结构及CSA加法器,与基于二阶Booth算法的设计相比,该乘法器运算速度提高了1/3以上。
- 邹刚邵志标赵宁许琪
- 关键词：乘法器BOOTH算法
- 数据缓冲器的低功耗设计
- 2004年
- 首先介绍“九五”期间研制的LSMPP协处理器的数据缓冲器的功能与设计 ,并从降低活动因子的角度提出了一种针对低功耗的改进 ,如果阵列的大小为N×N ,则功耗可以降低到“九五”期间方案的 1/N 然后又提出一种针对引出头的减少的改进方法 ,引出头的减少是与互连方案有关的 ,一路串行互连方案可以减少 4N个 ,两路并行互连方案可以减少 8N个 最后提出了一种新的数据缓冲器的设计方案 ,每一时刻只有一个PE的数据缓冲器是传送数据的 ,功耗降低为“九五”期间方案的 1/ (N×N) 。
- 李莉沈绪榜钱刚许琪王忠
- 关键词：阵列低功耗门控时钟
- 浮点加法器中进位传递问题的合并处理被引量：5
- 2001年
- 文章首先介绍了浮点加法器中可能存在的三个进位传递问题，然后论述了这三个进位传递问题合并实现的可行性，最后给出了一种合并设计的方法，并应用于LS RISC微处理器芯片中，缩短了运算路径及芯片的面积，提高了芯片的性能。
- 钱刚沈绪榜李莉赵宁许琪
- 关键词：浮点加法器微处理器芯片
- 可编程浮点数字信号处理器LS-DSP数据路径的设计
- 2006年
- LS-DSP是针对航天数字信号处理应用而开发的32位可编程浮点数字信号处理器。本文讨论LS—DSP数据路径的设计,即ALU、乘法器、数据地址产生器三大功能单元的设计。在ALU的设计中,本文采用了一种新的前导0／1判断逻辑结构,其AT2比传统并行方式减少了约15．3％。在乘法器设计中,本文采用了一种新的尾数乘法阵列组织结构,其 AT2比传统的Wallace树结构减少了约12％。为了使LS-DSP更好的支持数字信号处理应用,本文提出了支持顺序、倒位序、循环三种数据寻址计算的数据地址产生器生成算法。LS-DSP现已投片成功,其采用0．5um三层金属布线CMOS工艺制造,面积6．2×6．7mm2,主频为50MHz。
- 车德亮许琪沈绪榜
- 关键词：数据路径ALU乘法器
- LSRISC 32位浮点阵列乘法器的设计被引量：7
- 2001年
- 文章介绍 LS RISC中的 32位浮点乘法器的设计，它可用于完成定点 32位整数与序数的乘法操作和 IEEE754规定的单精度扩展浮点数据的乘法。
- 许琪沈绪榜钱刚李莉赵宁
- 关键词：微处理器
- 嵌入式单精度扩展浮点RISC微处理器的设计被引量：2
- 2004年
- 文章介绍了一种单精度浮点RISC微处理器的核心设计思想,改进设计了一种新颖的芯片内置总线仲裁器控制总线、中断处理机管理中断、数据中继器操作存储器。采用三阶布斯算法和浮点并行算法设计FALU和FMUL,并设计了嵌入式128KSRAM,最后用UMC0.25滋mCMOS工艺库进行综合、布局布线完成版图设计。版图后模拟验证以及CPLD硬件仿真验证表明:微处理器工作主频达到50MHz,全部共88条指令运行正常。
- 孙海珺梁峰邵志标赵宁许琪
- 关键词：RISC微处理器体系结构流水线
