您的位置: 专家智库 > >

刘永旺

作品数:13 被引量:8H指数:2
供职机构:东南大学更多>>
发文基金:国家高技术研究发展计划更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 6篇期刊文章
  • 4篇专利
  • 2篇会议论文
  • 1篇学位论文

领域

  • 8篇电子电信
  • 1篇自动化与计算...

主题

  • 8篇电路
  • 8篇锁相
  • 8篇锁相环
  • 5篇时钟
  • 5篇数据恢复电路
  • 3篇时钟恢复
  • 3篇数据恢复
  • 3篇CMOS
  • 2篇等离激元
  • 2篇延迟锁相环
  • 2篇噪声
  • 2篇弱碱性
  • 2篇时钟产生
  • 2篇时钟产生电路
  • 2篇时钟输入
  • 2篇时钟数据恢复
  • 2篇时钟数据恢复...
  • 2篇退火
  • 2篇热退火
  • 2篇位同步

机构

  • 13篇东南大学

作者

  • 13篇刘永旺
  • 10篇王志功
  • 4篇李伟
  • 2篇李凯
  • 2篇陈红林
  • 1篇苗澎
  • 1篇肖洁
  • 1篇沈正元
  • 1篇王晓明
  • 1篇王静波

传媒

  • 4篇Journa...
  • 1篇电气电子教学...
  • 1篇光通信研究
  • 1篇全国第十三次...
  • 1篇全国第十三次...

年份

  • 1篇2019
  • 1篇2018
  • 1篇2010
  • 1篇2008
  • 5篇2007
  • 2篇2006
  • 1篇2005
  • 1篇2004
13 条 记 录,以下是 1-10
排序方式:
基于金-氧化亚铜纳米线网状结构等离激元FET及制备方法
本发明提供基于金‑氧化亚铜纳米线网状结构等离激元FET及制备方法。包括以下步骤:制作氧化亚铜纳米线;将表面活性剂和弱还原剂溶解到蒸馏水中,加热,并保持恒温,再将氧化亚铜纳米线倒入溶液中,搅拌,得到混合溶液;调节四氯金酸溶...
朱亚太赵新宏吕柳段永胜刘永旺李凯
文献传递
2·5Gb/s/ch 0·18μm CMOS数据恢复电路(英文)
2007年
设计了一个应用于SFI-5接口的2·5Gb/s/ch数据恢复电路.应用一个延迟锁相环,将数据的眼图中心调整为与参考时钟的上升沿对准,因而同步了并行恢复数据,并降低了误码率.采用TSMC标准的0·18μm CMOS工艺制作了一个单通道的2·5Gb/s/ch数据恢复电路,其面积为0·46mm2.输入231-1伪随机序列,恢复出2·5Gb/s数据的均方抖动为3·3ps.在误码率为10-12的条件下,电路的灵敏度小于20mV.
刘永旺王志功李伟
关键词:数据恢复延迟锁相环位同步
1.244GHz 0.25μm CMOS时钟产生电路
采用TSMC标准的0.25μm CMOS工艺,设计并实现了一个1.244GHz时钟产生电路。该电路基于锁相环倍频方案,在输入参考时钟频率分别为155.5MHz、312.5MHz、622MHz、1.244GHz时,可以通过...
刘永旺王志功陈红林
关键词:时钟产生电路锁相环倍频相位噪声抖动
文献传递
甚短距离光传输中保护和错误检测通道的实现被引量:2
2004年
简要介绍了甚短距离VSR4-01.0光传输系统,通过实现保护通道和错误检测通道的功能,以确保光纤数据传输的正确性.采用VerilogHDL语言设计保护通道和错误检测通道,并进行了仿真.选用Altera公司的MercuryEP1M350F780C5FPGA芯片进行了逻辑功能的仿真和验证.
苗澎王志功王晓明刘永旺王静波
关键词:甚短距离光传输保护通道FPGAVHDL语言
1·244GHz 0·25μm CMOS低功耗锁相环被引量:3
2006年
采用TSMC公司的标准0·25μmCMOS工艺,设计并实现了一个全集成的1·244GHz低功耗锁相环,提出了一种锁相环相位噪声的行为级模拟方法.锁相环的核心功耗仅为12mW,输出时钟信号均方抖动为6·1ps,单边带相位噪声在10kHz频偏处为-106dBc/Hz.
刘永旺王志功李伟
关键词:锁相环鉴频鉴相器电荷泵压控振荡器
2.5Gb/s 0.18μm CMOS时钟数据恢复电路(英文)被引量:2
2007年
采用TSMC公司标准的0.18μm CMOS工艺,设计并实现了一个全集成的2.5Gb/s时钟数据恢复电路.时钟恢复由一个锁相环实现.通过使用一个动态的鉴频鉴相器,优化了相位噪声性能.恢复出2.5GHz时钟信号的均方抖动为2.4ps,单边带相位噪声在10kHz频偏处为-111dBc/Hz.恢复出2.5Gb/s数据的均方抖动为3.3ps.芯片的功耗仅为120mW.
刘永旺王志功李伟
关键词:时钟恢复数据恢复锁相环
2.5Gbps/ch两通道并行时钟数据恢复电路被引量:2
2007年
采用TSMC公司标准的0.18μm CMOS工艺,结合锁相环和延迟锁相环技术,设计并制作了一个全集成的2.5Gbps/ch并行时钟数据恢复电路.与传统并行数据恢复电路相比,该电路不需要本地参考时钟,并且恢复出的并行数据是位同步的.输入2路并行的231-1PRBS数据,恢复出的2.5GHz时钟的均方抖动值为2.6ps,恢复出的两路2.5Gb/s数据的均方抖动值分别为3.3ps和3.4ps.
刘永旺王志功李伟
关键词:锁相环延迟锁相环位同步
一种新型任意多模移位计数器
2005年
提出了一种新型移位计数器,用实例讨论了各种双模、多模移位计数器的设计。因为移位计数器的设计可查已有的反馈函数表达式,所以十分容易。这种新型移位计数器不仅可以用于在吞脉冲技术中提高前置分频器的工作速率,而且特别适宜在有较大延迟的反馈控制系统中使用。
沈正元肖洁刘永旺王志功
四通道并行时钟数据恢复电路
四通道并行时钟数据恢复电路是一种用于实现并行光通信系统接收端的时钟数据恢复功能的电路。它包括一个时钟恢复锁相环,三个数据延迟锁相环和一个数据恢复电路。第二通道输入数据接时钟恢复锁相环输入端,时钟恢复锁相环输出全局时钟信号...
刘永旺王志功
文献传递
四通道并行时钟数据恢复电路
四通道并行时钟数据恢复电路是一种用于实现并行光通信系统接收端的时钟数据恢复功能的电路。它包括一个时钟恢复锁相环,三个数据延迟锁相环和一个数据恢复电路。第二通道输入数据接时钟恢复锁相环输入端,时钟恢复锁相环输出全局时钟信号...
刘永旺王志功
文献传递
共2页<12>
聚类工具0