公共文化服务平台

共 1 条记录，以下是 1-1

全选清除导出

排序方式：

基于数字化技术的高速串行接收器设计: 2009年; 基于数字化模拟电路设计技术和自适应动态反馈方法设计了一个高速串行接收器,包含采样放大器、时钟发生电路、匹配电阻电路.后两者的精度直接决定了接收器性能.采用TSMC的CMOS 0.25μm混合信号模型,在Cadence软件环境下用spectre仿真器进行模拟.结果表明,时钟发生电路输出的五相时钟间隔0.416 ns,抖动35 ps,锁定时间1.8μs;匹配电阻阻值波动在44.3~45.6Ω,稳定时间6μs,平均误差±1.45%,最大误差1.56%.联调后整个接收器电路具有接收480 Mbps高速串行数据的能力.; 李浩亮贾恒李常青张防震; 关键词：高速串行接口接收器

全选清除导出

共1页<1>

贾恒