刘松鹤
- 作品数：10 被引量：31H指数：2
- 供职机构：长安大学更多>>
- 发文基金：国家自然科学基金国防科技技术预先研究基金更多>>
- 相关领域：自动化与计算机技术电子电信经济管理更多>>
- 基于指令边界微操作跟踪的精确中断机制设计被引量：1
- 2008年
- 精确中断机制是嵌入式微处理器正确运行和状态恢复的保证。由于中断发生在指令边界,等到需要提交的指令成功改变处理器状态后才能执行流水线的冲刷和中断处理程序,不必要的指令预取和译码浪费了时钟周期,降低了中断响应实时性,增加了处理器功耗。文章描述了Longtium C2处理器的结构特点和微操作,提出一种基于指令边界微操作跟踪的精确中断机制IBMT,并对其结构和流程进行了设计和分析。IBMT对指令边界和中断窗口的位置进行实时检测,提前进行流水线冲刷及中断处理程序取指。使每次响应中断时平均节省39.34%的响应时间,提高了中断处理的实时性,避免了不必要的功耗浪费。
- 张骏樊晓桠刘松鹤张萌
- 关键词：微处理器微操作
- 基于分支路径跟踪的猜测访存数据Cache污染控制技术被引量：1
- 2013年
- "存储墙"问题是高性能处理器设计必须跨越的障碍之一,高效、智能的Cache系统是处理器存储体系的关键因素。具有分支预测能力的处理器在猜测执行分支路径上访存指令时取回的存储器数据所导致的Cache污染会显著影响Cache和处理器性能。分析了猜测执行和Cache数据污染对处理器性能的影响,在此基础上结合分支预测机制的特征提出了一种基于分支路径跟踪的Cache污染控制技术——Contra,通过构建分支路径跟踪表对猜测路径写入Cache的数据进行跟踪,并对这些数据的存储、访问和替换过程进行控制,有效地避免了污染数据对Cache效率的影响,提升了处理器存储系统的性能。仿真结果表明,Contra技术相对于baseline结构来说,L1 D-Cache命中率提升幅度为0.03%～6.69%,平均提升为1.80%;IPC的提升幅度为0.01%～6.60%,平均提升为2.56%。
- 刘松鹤宋焕生亓淑敏李文敏
- 关键词：CACHE污染
- 面向CMP体系结构的二级CACHE替换算法设计被引量：1
- 2007年
- 片上多处理器体系结构(CMP)能够有效地挖掘程序线程级和指令级的并行性.典型的CMP体系结构中二级CACHE被多个处理器内核共享,这提高了二级CACHE利用率并且能避免复制存储器硬件资源.但内核的分支误预测导致错误路径上的LOAD缺失向共享的二级CACHE中写入无用数据,造成二级CACHE的污染.这降低了其他内核对二级CACHE空间的占用率,增加了二级CACHE缺失率,引起了存储资源在线程间分配的不均衡,甚至导致线程饥饿,影响处理器的整体性能.本文提出一种适用于CMP处理器的轻污染二级CACHE替换算法,优先将这些错误路径上的数据替换出去,缓解了二级CACHE污染对性能造成的影响.
- 张骏樊晓桠刘松鹤
- 关键词：片上多处理器高速缓存
- 无污染Cache访问控制技术
- 2013年
- 制造工艺的快速进步给集成电路设计提供了广阔的空间,而发展较慢的设计能力导致难以对片上资源高效利用。目前,高性能处理器片上Cache普遍占到芯片总面积的一半以上,而如何高效、智能地利用片上Cache空间,构建高性能存储系统是处理器微体系结构研究的重要内容。分析了Cache数据污染和猜测执行对处理器性能的影响,并在此基础上提出一种基于数据Tag有效位分裂的无污染Cache访问控制技术—Pease,将原先D-CacheTag中的一位数据有效位扩展为读数据有效位（RVB）和写数据有效位（WVB）两位,根据RVB和WVB值的不同组合对数据读写访问进行控制。不但充分保留了猜测执行的数据预取性,使污染数据透明化,写入数据时无需对污染数据进行替换操作,消除了污染数据对Cache效率的影响。Pease技术相对于baseline结构来说,IPC的提升幅度为1.05%~8.40%,平均提升4.04%;L1 D-Cache缺失率降低幅度为19.05%~48.16%,平均降低29.66%。
- 刘松鹤宋焕生亓淑敏李文敏
- 关键词：CACHE污染
- 面向SMT体系结构的片上资源分配策略研究
- 2008年
- SMT处理器通过同时执行来自多个线程中的指令来提高性能,所有线程通过竞争共享的方式来最大化片上资源的利用率。然而,SMT处理器的集中控制结构所固有的线延迟约束和多个线程对片上资源持有的不均衡性使得设计者不得不考虑在线程间进行资源分配,来减少通信延迟和可能出现的线程饥饿。本文介绍了针对SMT体系结构片上资源分配的基本原理、研究内容;分析了片上资源分配对SMT体系结构造成的影响;从显式和隐式两个角度讨论了SMT体系结构片上资源分配策略的运行机制和设计方法;举例分析了POWER5处理器的动态资源平衡策略;最后,展望了SMT处理器片上资源分配的未来发展趋势。
- 张骏樊晓桠刘松鹤
- 关键词：同时多线程处理器
- 嵌入式处理器微内核低功耗设计被引量：1
- 2007年
- 针对嵌入式处理器微内核的结构特点,结合32位微处理器“龙腾C1”,提出了一种微内核的低功耗设计方法。在体系结构层次上,分别从微操作ROM、微堆栈和微操作编码几个不同角度出发,对嵌入式处理器的微内核进行了功耗优化设计。在几乎不影响速度和面积的前提下,微内核的功耗有19%的降低。
- 张骏樊晓桠刘松鹤
- 关键词：微内核微操作低功耗
- 无线局域网安全机制研究
- 无线局域网面临的安全威胁可归结为主动型攻击和被动型攻击两种类型。主动型攻击包括：信息篡改、身份伪装、拒绝服务攻击和重放攻击等，被动攻击主要指网络窃听。
为了增强网络安全性，IEEE802.11无线局域网普遍采用...
- 刘松鹤
- 关键词：无线局域网
- 文献传递
- 微处理器片上存储系统性能优化关键技术研究
- 随着超深亚微米集成电路制造工艺的成熟，给集成电路设计提供了广阔的空间，单个芯片能够集成的集体管数目已经达到十亿量级，预计到 2020年这一数字将超过 180亿个。目前，IBM和 Intel的高端处理器已经集成超过 30亿...
- 刘松鹤
- 关键词：微处理器地址寄存器
- 一种Flash存储器静态负载平衡策略被引量：8
- 2006年
- Flash存储器是常用的存储器件,它的不挥发特性、灵活轻便、低功耗特性等特点为嵌入式系统、移动计算机提供了良好的条件。然而,Flash存储器必须先擦除后写入,这对存储系统的设计提出了挑战。更重要的是,它的擦除次数是有限制的。分析了Flash存储器数据存储结构和物理特性,提出了一种触发式数据分类静态负载平衡策略,并在此基础上作了基于VHDL语言的仿真,收到了较好的效果。
- 张骏樊晓桠刘松鹤
- 关键词：FLASH仿真
- 多核、多线程处理器的低功耗设计技术研究被引量：18
- 2007年
- 随着微处理器设计技术和半导体制造工艺的进步,芯片的规模和复杂度急剧增大,超高的功耗密度时系统稳定性造成很大影响,功耗壁垒已经成为提升微处理器性能的最大障碍。本文介绍了低功耗设计的基本原理、研究内容、设计方法,分析了CMP和SMT体系结构的功耗需求和特性,讨论了不同的功耗优化策略在两种体系结构下的适用程度以及对性能造成的影响。针对多核、多线程体系结构,着重从系统级、结构级和电路级等不同抽象层次时典型的功耗优化技术做了讨论。最后,展望了未来微处理器低功耗设计技术的发展趋势。
- 张骏樊晓桠刘松鹤
- 关键词：多核多线程微处理器低功耗
