2024年8月20日
星期二
|
欢迎来到南京江宁区图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
陈力颍
作品数:
2
被引量:2
H指数:1
供职机构:
天津大学电子信息工程学院
更多>>
发文基金:
国家高技术研究发展计划
国家科技重大专项
更多>>
相关领域:
电子电信
更多>>
合作作者
毛陆虹
天津大学电子信息工程学院
季轩
天津大学电子信息工程学院
张世林
天津大学电子信息工程学院
王子青
天津大学电子信息工程学院
谢生
天津大学电子信息工程学院
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
2篇
中文期刊文章
领域
2篇
电子电信
主题
2篇
ASIC设计
1篇
振荡器
1篇
直接数字频率
1篇
直接数字频率...
1篇
直接数字频率...
1篇
数控振荡器
1篇
数字频率合成
1篇
数字频率合成...
1篇
数字锁相
1篇
数字锁相环
1篇
锁相
1篇
锁相环
1篇
频率合成器
1篇
全数字
1篇
全数字锁相环
1篇
合成器
1篇
ROM
1篇
VERILO...
1篇
ASIC
1篇
DDS
机构
2篇
天津大学
作者
2篇
季轩
2篇
毛陆虹
2篇
陈力颍
1篇
王峥
1篇
谢生
1篇
王子青
1篇
张世林
传媒
2篇
电路与系统学...
年份
2篇
2011
共
2
条 记 录,以下是 1-2
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
应用于SoC的全数字锁相环ASIC设计
被引量:1
2011年
设计了一种全数字锁相环(All-Digital PLL)。该锁相环中环形数控振荡器由使能单元构成,且环形结构分为粗调和精调两部分,具有锁定范围宽、锁定精度高、功耗低的特点,且捕获范围可以根据需要进一步拓宽。本设计基于CMOS标准单元,所有子模块均采用可综合的Verilog HDL代码描述,利于不同工艺间的移植,设计周期和复杂度大大降低。该全数字锁相环可以产生不同频率的高精度时钟信号,作为IP嵌入SoC系统。
季轩
毛陆虹
王子青
王峥
陈力颍
关键词:
全数字锁相环
数控振荡器
IP核
VERILOG
HDL
基于ROM结构的直接数字频率合成器ASIC设计
被引量:1
2011年
完成了一种基于ROM结构的直接数字频率合成器(Direct Digital Synthesizer,DDS)的ASIC设计。其中累加器采用进位链和流水线相结合的方式,提高了工作频率的同时降低了资源占用率;ROM模块应用以正弦函数1/4波形对称性为基础,并结合Hutchison相交分离法的改进压缩算法,压缩率达到49倍,降低了芯片的功耗和面积。基于SMIC 0.18μm CMOS工艺库完成了后端物理设计和后仿真。该DDS功耗低,面积小,频率分辨率高,可作为高质量的信号源应用于4G移动通信中。
季轩
毛陆虹
陈力颍
谢生
张世林
关键词:
ASIC
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张