公共文化服务平台

共 9 条记录，以下是 1-9

全选清除导出

排序方式：

JESD204B接口协议中的8B10B编码器设计被引量：8: 2015年; 基于JESD204B接口协议设计和实现了一种新型8B10B编码器。利用极性信息简化编码码表;利用3B4B与5B6B并行编码提升电路工作频率;利用人为加入一位均衡信息,减少逻辑处理层数。仿真结果表明,电路单元面积1 756 mm2、功耗1.13 m W及最大工作频率342 m Hz,相较于传统方法具有一定的改进且完全符合JESD204B协议规范。可应用于基于JESD204B接口协议的高速串行接口的设计中。; 霍兴华姚亚峰贾茜茜刘建; 关键词：查找表

JESD204B接口协议中的加扰电路设计被引量：9: 2014年; 数据加扰有助于避免在高速串行传输中出现频谱杂散,对JESD204B协议规定的加扰电路进行了具体设计和实现。首先详细描述了协议要求,以8位并行加扰为例阐述了自同步加扰和解扰的电路原理,最后根据解扰器输出状态与初始状态值有关这一问题提出了改进的电路结构以及关键设计代码。仿真结果表明,该改进电路完全满足协议要求,可应用于JESD204B规范的高速串行接口电路设计。; 霍兴华姚亚峰贾茜茜陈登

JESD204B协议中自同步加解扰电路设计与实现被引量：5: 2017年; 作为JEDEC最新修订的AD/DA串行传输协议,JESD204B采用自同步扰码对数据链路层原始信号进行随机化转换,有效地避免了杂散频谱产生,减少了物理层误码概率。本文基于经典状态机结构对JESD204B协议中自同步加扰及解扰电路进行设计实现,文章阐述了协议中自同步扰码的原理细节,提出了一种加扰与解扰状态电路的设计方案,最终对该方案进行实现、仿真与综合。仿真与综合结果表明该方案充分兼容协议控制信号,功能完全符合协议要求,增强了加解扰电路的稳定性与容错性,同时提高了电路的处理效率,可应用于JESD204B高速串行接口电路设计中。; 欧阳靖姚亚峰霍兴华谭宇; 关键词：电路设计

基于JESD204B接口协议的组帧器电路设计被引量：3: 2016年; 随着数模转换器的转换速率越来越高,JESD204B串行接口逐渐成为芯片间数据传输的主流接口。在深入理解JESD204B协议中有关M、S、L、F参数规定和组帧原理的基础上,采用三级映射结构实现了一种通用的四字节组帧电路设计。该电路由于采用分级映射方法,方便实现JESD204B协议所规范的各种组帧模式,并通过采用四字节并行处理技术,降低了电路对系统时钟的要求,适合低成本CMOS工艺实现。电路综合结果表明,该组帧器符合JESD204B协议规定的性能指标要求,可应用于JESD204B串行接口电路的自主设计。; 陶加祥王巍霍兴华姚亚峰

一种结合高精度TDC的快速全数字锁相环被引量：7: 2017年; 针对传统全数字锁相环锁相周期长、时间数字转换电路量化误差较大等问题,提出了一种在高分辨率时间数字转换器的基础上能够快速锁相的全数字锁相环.本设计提出的相调模块将量化的相位差还原成时间序列,并在状态机的控制下加入到重构信号中,从而能够在检测到相位差之后的最多两个输入参考时钟周期内使相位一次性对齐,锁相时间控制在0.72μs之内;设计的上升沿检测电路能够在重构与参考信号同频时,准确地检测两者上升沿是否同时到来并给出相应的使能信号,从而在锁相时关闭时间数字转换电路,大大降低了电路的功耗;优化了多时钟多相位的时间数字转换器粗量化的计算方法,提高了粗量化速度,增大了计数器位宽,扩大了测量范围,并且量化误差控制在0.25ns之内.最后完成了整体设计的RTL级建模及仿真,结果证明,该全数字锁相环具有锁相速度快、量化精度高、稳定性好、功耗低、输出频率便于调整等特点.; 姚亚峰孙金傲霍兴华刘建; 关键词：全数字锁相环可编程逻辑门阵列

基于FPGA主备倒换的电路设计与实现被引量：1: 2014年; 针对机架式OLT通信设备在运行时必须具备高可靠性,同时结合光接入网域中数据业务冗余备份的实际需求,提出一种基于FPGA逻辑控制的主备倒换电路的设计,实现主备设备的快速且无缝式倒换。通过FPGA读取和传递主备状态信息的编码替代传统主备CPU之间发送报文的通信模式,使得CPU在启动过程中的各个状态更加平稳、主备竞争机制更加完善。应用表明,该方法在提高倒换速度及稳定性方面效果明显。; 谭宇姚亚峰陈登霍兴华; 关键词：主备倒换逻辑控制

JESD204B协议中发送端同步电路设计与实现被引量：7: 2017年; 作为JEDEC最新的AD/DA采样数据传输协议,JESD204B协议新增了对多通道串行传输的同步支持。为了确保多通道同步传输的准确性,发送端同步电路采用Verilog HDL设计并实现了协议规定的码群同步,初始通道对齐与的同步字节替换等功能。Modelsim仿真结果验证了发送端同步电路符合协议要求,Design Complier(0.18μm工艺库)综合结果表明电路在数据传输阶段的处理频率达到255.03 MHz,可应用于JESD204B高速串行接口电路设计中。; 欧阳靖姚亚峰霍兴华谭宇; 关键词：电路设计 VERILOG

JESD204B接口协议中的8B/10B解码器设计被引量：3: 2014年; JESD204B是一种用于数据转换器和逻辑器件内部高速互连的行业新标准,可支持高达12.5 Gbit/s的多通道同步和串行数据传输。设计和实现了一种符合JESD204B协议规范的8B/10B解码器,除了能够正确解码外,还包括控制字符、判断电路、数据极性检测和错误码字检测电路。利用极性信息简化了解码电路,利用组合逻辑提高了检错和极性检测速度,采取并行处理的拓扑结构加快了电路运行速度。跟其他典型电路相比,在芯片面积上缩小了近50%,最高工作频率提高了25%,满足JESD204B协议的指标要求。; 陈登姚亚峰欧阳靖霍兴华; 关键词：SERDES 电路设计

JESD204B接口中8B10B解码电路quad_byte设计被引量：1: 2016年; 针对数据转换器与数字信号处理器之间数据传输速率高达12.5Gbps的高速数据接口行业新标准JESD204B协议中的解码功能要求,在8B/10B解码基础上采用四字节并行处理技术,实现了极性同步检测功能,解决了误差传递问题,并降低了电路所需工作频率,便于低成本的CMOS工艺实现。电路综合及时序仿真结果表明,该解码电路达到协议指标要求,对国内自主设计整个高速JESD204B接口电路具有一定参考价值。; 霍兴华姚亚峰陈朝; 关键词：接口电路

全选清除导出

共1页<1>

霍兴华