徐亮
- 作品数：1 被引量：1H指数：1
- 供职机构：东南大学国家专用集成电路系统工程技术研究中心更多>>
- 发文基金：国家自然科学基金国家高技术研究发展计划国家科技重大专项更多>>
- 相关领域：电子电信更多>>
- 基于MRV原理的锁相环抖动BIST电路优化与实现被引量：1
- 2014年
- 为解决传统基于游标原理锁相环片上抖动测量电路的问题,提出了一种基于多精度游标(MRV)原理的锁相环抖动内建自测试技术.该原理不仅能够大幅降低测量电路面积,同时能够有效保证测量精度,减少锁相环(PVT)的影响.将MRV原理运用在游标延时链(VDL)和游标振荡器(VRO)2种典型技术上.在VDL方案中,由单级延时链改进为两级延时链,分别采用粗细2种不同分辨率的延时单元;在VRO方案中,根据待测信号的范围,通过改变振荡器的控制信号,测量电路动态选择相应的分辨率.在TSMC 130 nm工艺下,分别对2种改进方案进行电路实现,并从分辨率、面积、测量范围、测量误差等方面进行对比分析.
- 蔡志匡徐亮任力争许浩博时龙兴
- 关键词：锁相环内建自测试抖动
