您的位置： 专家智库 > >

张作舟

作品数：4 被引量：0H指数：0
供职机构：复旦大学更多>>
发文基金：国家自然科学基金国家高技术研究发展计划更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 2篇专利
  • 1篇期刊文章
  • 1篇学位论文

领域

  • 2篇电子电信

主题

  • 2篇电路
  • 2篇电路功能
  • 2篇阵列
  • 2篇设计阶段
  • 2篇装箱
  • 2篇现场可编程
  • 2篇现场可编程门...
  • 2篇门阵列
  • 2篇可编程门阵列
  • 2篇编程
  • 2篇编程数据
  • 2篇FPGA电路
  • 1篇用户
  • 1篇用户电路
  • 1篇流片
  • 1篇仿真
  • 1篇P-P
  • 1篇ACK
  • 1篇FPGA

机构

  • 4篇复旦大学

作者

  • 4篇张作舟
  • 3篇王伶俐
  • 3篇周学功
  • 3篇童家榕
  • 2篇陈帅
  • 2篇黄郑
  • 1篇王颖

传媒

  • 1篇计算机工程与...

年份

  • 1篇2017
  • 1篇2014
  • 2篇2012
共 4 条 记 录，以下是 1-4
全选 清除 导出
排序方式：
DupPack装箱方法和装箱结果验证
在数字电路设计领域中,FPGA已经成为一种最普遍的实现途径。将电路映射到FPGA的CAD工具质量是决定FPGA性能的重要因素之一,装箱即为CAD流程中实现从用户电路到FPGA硬件结构映射的关键步骤,它把前级输出的基本门级...
张作舟
关键词：现场可编程门阵列
文献传递
一种用于FPGA电路位流仿真的方法
本发明属于电子技术领域，涉及一种用于对FPGA电路的可编程位流文件进行仿真的方法。本发明针对FDP系列的FPGA器件，使用Verilog语言对其自身功能统一进行多层次硬件建模，包括CLB、IOB和互连资源等，并在能够进行...
王伶俐周学功童家榕黄郑陈帅张作舟
文献传递
Dup-Pack:基于CRIS的FPGA装箱方法
2012年
设计了一种电路改写指令系统,并在CSPack算法的基础上提出了一种新的FPGA装箱方法Dup-Pack。Dup-Pack只需要改动指令流描述文件,就能实现对不同FPGA芯片的装箱。该方法采用将用户电路网表中的衍生逻辑单元替换为标准逻辑单元,再对标准逻辑单元进行装箱的方式,在实现高级逻辑功能装箱的情况下减少了样本电路总数。实验结果表明Dup-Pack的装箱结果相比较于T-VPack可减少11.26%的面积,在完成相同逻辑功能的情况下,较传统CSPack装箱速度提升2.77倍。
张作舟王颖周学功王伶俐童家榕
关键词：装箱现场可编程门阵列
一种用于FPGA电路位流仿真的方法
本发明属于电子技术领域，涉及一种用于对FPGA电路的可编程位流文件进行仿真的方法。本发明针对FDP系列的FPGA器件，使用Verilog语言对其自身功能统一进行多层次硬件建模，包括CLB、IOB和互连资源等，并在能够进行...
王伶俐周学功童家榕黄郑陈帅张作舟
文献传递
全选 清除 导出
共1页<1>
聚类工具0