您的位置: 专家智库 > 作者详情>矫逸书

矫逸书

作品数:5 被引量:10H指数:2
供职机构:中国科学院微电子研究所更多>>
发文基金:国家科技重大专项更多>>
相关领域:电子电信更多>>

文献类型

  • 3篇期刊文章
  • 2篇专利

领域

  • 3篇电子电信

主题

  • 2篇电容
  • 2篇折叠共源共栅
  • 2篇时钟
  • 2篇时钟数据恢复
  • 2篇数据速率
  • 2篇速率
  • 2篇频率补偿
  • 2篇误差放大器
  • 2篇芯片
  • 2篇芯片集成
  • 2篇结点
  • 2篇共源共栅
  • 2篇CDR
  • 2篇补偿电容
  • 1篇低电压
  • 1篇低电压差分信...
  • 1篇低电压差分信...
  • 1篇电路
  • 1篇信号
  • 1篇信号传输

机构

  • 5篇中国科学院微...

作者

  • 5篇周玉梅
  • 5篇矫逸书
  • 3篇蒋见花
  • 2篇吴斌
  • 2篇高雷声

传媒

  • 2篇半导体技术
  • 1篇固体电子学研...

年份

  • 1篇2011
  • 3篇2010
  • 1篇2009
5 条 记 录,以下是 1-5
排序方式:
适用于连续数据速率CDR的相位插值器研制被引量:5
2010年
通过对相位插值器电路进行建模分析,得到了相位插值器的线性度与输入信号之间相位差、输入信号上升时间和输出节点时间常数的关系。根据分析得到的结论,提出了一种新型的应用于连续数据速率时钟数据恢复电路的相位插值器,通过在相位插值器之前插入延时可控的缓冲器,使其输入信号的上升时间可以跟踪数据速率的改变,在保证线性度的同时,降低电路的噪声敏感度和功耗。芯片采用Charterd 0.13μm低功耗1.5/3.3 V工艺流片验证,面积为0.02 mm2,数据速率3.125 Gb/s时,功耗为8.5 mW。
矫逸书周玉梅蒋见花吴斌
关键词:时钟数据恢复数据速率
千兆比特数据率LVDS接口电路设计被引量:4
2010年
设计了一个采用0.18μm1.8V/3.3V CMOS工艺制造的千兆比特数据率LVDS I/O接口电路。发送器电路采用内部参考电流源和片上匹配电阻,使工艺偏差、温度变化对输出信号幅度的影响减小50%;接收器电路采用一种改进的结构,通过检测输入共模电平,自适应调整预放大器偏置电压,保证跨导Gm在LVDS标准[1]要求的共模范围内恒定,因此芯片在接收端引入的抖动最小。芯片面积0.175mm2,3.3V电源电压下功耗为33mW,测试表明此接口传输速率达到1Gb/s。
矫逸书周玉梅蒋见花
关键词:低电压差分信号传输高速接口发送器
一种线性电压调节器
本发明涉及一种线性电压调节器,属于电子技术领域。该线性电压调节器包括:误差放大器,其由一级折叠共源共栅放大器构成,用于比较参考电压Vref和结点NETF的反馈电压,并产生第一输出电压;输出放大电路,其包括功率PMOS管和...
高雷声周玉梅矫逸书
文献传递
一种线性电压调节器
本发明涉及一种线性电压调节器,属于电子技术领域。该线性电压调节器包括:误差放大器,其由一级折叠共源共栅放大器构成,用于比较参考电压Vref和结点NETF的反馈电压,并产生第一输出电压;输出放大电路,其包括功率PMOS管和...
高雷声周玉梅矫逸书
文献传递
1.25~3.125Gb/s连续数据速率CDR设计被引量:1
2010年
设计了一款工作速率为1.25~3.125 Gb/s的连续可调时钟数据恢复(CDR)电路,可以满足多种通信标准的设计需求。CDR采用相位插值型双环路结构,使系统可以根据应用需求对抖动抑制和相位跟踪能力独立进行优化。针对低功耗和低噪声的需求,提出一种新型半速率采样判决电路,利用电流共享和节点电容充放电技术,数据速率为3.125 Gb/s时,仅需要消耗50μA电流。芯片采用0.13μm工艺流片验证,面积0.42 mm2,功耗98 mW,测试结果表明,时钟数据恢复电路接收PRBS7序列时,误码率小于10-12。
矫逸书周玉梅蒋见花吴斌
关键词:时钟数据恢复锁相环判决电路
共1页<1>
聚类工具0