2024年7月16日
星期二
|
欢迎来到南京江宁区图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
崔俊鹏
作品数:
9
被引量:0
H指数:0
供职机构:
天津光电通信技术有限公司
更多>>
相关领域:
自动化与计算机技术
更多>>
合作作者
李羚梅
天津光电通信技术有限公司
张鹏泉
天津光电通信技术有限公司
苏晓旭
天津光电通信技术有限公司
曹晓冬
天津光电通信技术有限公司
蒋航
天津光电通信技术有限公司
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
9篇
中文专利
领域
2篇
自动化与计算...
主题
3篇
时钟
3篇
通用芯片
3篇
芯片
3篇
接口
2篇
单板机
2篇
丢弃
2篇
信号
2篇
信号同步
2篇
移位寄存器
2篇
增益
2篇
增益控制
2篇
帧间
2篇
时钟源
2篇
数据段
2篇
数据接收
2篇
通用接口
2篇
寄存
2篇
寄存器
2篇
高速ADC
2篇
板机
机构
9篇
天津光电通信...
作者
9篇
李羚梅
9篇
崔俊鹏
8篇
张鹏泉
7篇
曹晓冬
7篇
苏晓旭
4篇
杨光
4篇
蒋航
3篇
尚进
2篇
刘彩虹
1篇
毛悦
年份
1篇
2019
1篇
2018
4篇
2017
3篇
2016
共
9
条 记 录,以下是 1-9
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
一种基于VHDL可控制起停传输移位寄存器操作方法
本发明公开一种基于VHDL可控制起停传输移位寄存器操作方法,通过帧头和帧尾的标识识别,以及移位寄存,实现在不丢弃帧头和帧尾的情况下进行数据的串入并出传输。通过控制信号单元的打开和关闭,使得帧与帧之间的时间间隔不会对传输造...
李羚梅
张鹏泉
范玉进
尚进
崔俊鹏
汪震
刘彩虹
文献传递
一种基于PCIE总线的USB接口及实现方法
本发明涉及一种基于PCIE总线的USB接口及实现方法,内部数据沿PCIE通用芯片J1的数据发送线PCIE_TX0+、数据发送线PCIE_TX0‑通过USB3.0接口J2的9引脚、8引脚发送出去;外部数据通过USB3.0接...
李羚梅
云天嵩
张鹏泉
曹晓冬
崔俊鹏
苏晓旭
杨光
蒋航
刘政鹏
文献传递
一种基于PCIE总线的USB接口
一种基于PCIE总线的USB接口,包括USB3.0接口J2,其特征在于:还包括PCIE通用芯片J1,所述PCIE通用芯片J1包括时钟线CLK_PCIE-、时钟线CLK_PCIE+、数据接收线PCIE_RX0-、数据接收线...
云天嵩
李羚梅
苏晓旭
崔俊鹏
刘政鹏
蒋航
杨光
毛悦
曹晓冬
文献传递
一种高速四通道信号采集板
本发明涉及及一种高速四通道信号采集板,包括信号控制电路、时钟管理电路、高速ADC1、高速ADC 2、FPGA、NandFalsh存储阵列电路、电源管理电路、USB、PCIe接口电路、外部时钟及内部晶振,信号控制电路完成信...
崔俊鹏
张鹏泉
范玉进
曹晓冬
褚孝鹏
李羚梅
苏晓旭
刘政鹏
云天嵩
文献传递
一种8PSK解调区域型译码方法
本发明公开了一种8PSK解调区域型译码方法。若满足条件:BIT22*Q>5*I&&5*Q<-2*I||2*Q<5*I&&5*Q>-2*I=>‘0’;bit2位...
李羚梅
蒋航
张鹏泉
曹晓冬
苏晓旭
崔俊鹏
云天嵩
杨光
刘政鹏
文献传递
高速四通道信号采集板
本实用新型涉及及一种高速四通道信号采集板,包括信号控制电路、时钟管理电路、高速ADC1、高速ADC 2、FPGA、NandFalsh存储阵列电路、电源管理电路、USB、PCIe接口电路、外部时钟及内部晶振,信号控制电路完...
李羚梅
张鹏泉
范玉进
曹晓冬
褚孝鹏
崔俊鹏
苏晓旭
刘政鹏
云天嵩
文献传递
一种基于VHDL可控制起停传输移位寄存器操作方法
本发明公开一种基于VHDL可控制起停传输移位寄存器操作方法,通过帧头和帧尾的标识识别,以及移位寄存,实现在不丢弃帧头和帧尾的情况下进行数据的串入并出传输。通过控制信号单元的打开和关闭,使得帧与帧之间的时间间隔不会对传输造...
李羚梅
张鹏泉
范玉进
尚进
崔俊鹏
汪震
刘彩虹
一种微型采集器
本发明公开了一种微型化的信号采集器,用户可以通过面板按钮以及拨码开关来控制所述采集器的工作模式,同时可根据指示灯来直观的监控采集器的工作状态,使用简单。所述采集器配备有电源适配器接口,可以通过外部适配器供电来满足长时间工...
崔俊鹏
李羚梅
张鹏泉
范玉进
曹晓冬
苏晓旭
尚进
文献传递
一种基于PCIE总线的USB接口及实现方法
本发明涉及一种基于PCIE总线的USB接口及实现方法,内部数据沿PCIE通用芯片J1的数据发送线PCIE_TX0+、数据发送线PCIE_TX0-通过USB3.0接口J2的9引脚、8引脚发送出去;外部数据通过USB3.0接...
李羚梅
云天嵩
张鹏泉
曹晓冬
崔俊鹏
苏晓旭
杨光
蒋航
刘政鹏
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张