刘宝军
- 作品数：15 被引量：35H指数：3
- 供职机构：烟台大学光电信息科学技术学院更多>>
- 发文基金：山东省科技攻关计划山东省科技发展计划项目更多>>
- 相关领域：电子电信自动化与计算机技术电气工程更多>>
- 基于FPGA实现的QPSK调制器的设计被引量：2
- 2016年
- QPSK(正交相移键控)广泛应用于卫星通信、移动通信等领域,它具有抗噪声能力强、频带利用率高以及易于硬件实现等优点。基于FPGA实现的QPSK调制器具有开发周期短、节省成本、可移植性好、集成度高等优势。整个系统的设计采用自顶向下的模块化设计思想以及Verilog HDL的编程语言完成。通过Modelsim仿真以及Signal Tap逻辑分析仪验证可以发现该调制器实现了预期的功能。
- 刘宝军王中训娄阳张珉钟强
- 关键词：正交相移键控现场可编程门阵列MODELSIM
- 医院无线呼叫系统的设计与实现
- 2016年
- 本设计是以AT89C51单片机为基础,并且结合无线收发模块以及发光二极管、蜂鸣器等进行设计的。在经过反复思考和查阅大量资料后,最终决定该设计的无线模块采用n RF24L01新型单片射频收发器件。医院无线呼叫系统的主要作用是:当病人发生紧急情况时病人可以按下呼叫按钮,医生就会及时赶到病房对病人进行救治。通过研究可以发现该系统使用方便、快捷并且具有较高的稳定性。
- 刘宝军王中训张珉娄阳
- 关键词：单片机NRF24L01无线呼叫系统蜂鸣器
- 基于FPGA的UART设计与实现被引量：6
- 2016年
- 通过现场可编程门阵列(FPGA)实现了一款具有通用性的UART模块,整个系统的设计采用自顶向下的模块化设计思想以及Verilog HDL的编程语言完成,并通过串口调试助手以及Signal Tap仿真发现该系统能够准确的发送、接收数据。整个UART接口电路结构简单,工作稳定可靠,可应用于各种具有UART接口的硬件电路中。
- 刘宝军王中训娄阳张珉钟强
- 关键词：自顶向下现场可编程门阵列SIGNALTAP
- WSN节点定位算法改进研究
- 2016年
- 在无线传感网络(WSN)中,节点的定位是一个非常之关键的问题,而DV-Hop算法是节点定位诸多算法中最主要的一个算法,但它计算未知节点到锚节点的距离时存在些许问题,所以提出了一个新的计算节点间距离的方法,考虑到在未知节点到锚节点路径上三个连续的节点所形成的角度的影响,使得距离的计算更精确。通过仿真可以得知这个改进算法能有效地提高未知节点定位的覆盖率和精度。
- 张珉王中训娄阳刘宝军
- 关键词：无线传感网络
- 光纤通信中多元LDPC码译码算法的研究及FPGA实现
- 低密度奇偶校验（Low Density Parity Check，LDPC）码是由Gallager博士提出的一种性能优良的线性分组码。它克服了其它很多纠错码的缺点，是目前发现的性能最接近香农限的信道编码。LDPC码译码算...
- 刘宝军
- 关键词：低密度奇偶校验码光纤通信译码算法现场可编程门阵列
- 文献传递
- 基于LDPC码的快速译码改进算法被引量：2
- 2017年
- 多元LDPC码译码简单,稳定性高,是信道纠错码的首选。在引见LDPC码译码算法的根本上,详细介绍了快速译码算法原理,并结合LDPC的编码构造,在编码的过程中添加判断元素而改进了快速译码算法,在实验中通过MATLAB的仿真,更表明新型的算法迭代次数下降了,译码信息准确了,优化了快速译码算法。
- 孟祥彩王中训刘宝军
- 关键词：LDPC
- 基于OpenCV的自适应阈值图像前景提取被引量：5
- 2017年
- 植株的图像提取是进行植株位置判定的基础,是图像分割的范畴。图像的色彩信息是不容忽视的一方面,基于此提出了一种基于色彩的区域分割方法。由于植株的绿色成分较大,故可采用最大分量提取的方法实现对图片中植株部分的分割,此种方法计算量很小,只需按像素操作即可。另外其中提出的非彩色部分剔除方法能够较好的分离出建筑物和植物,使得分割出的图像更为准确。自适应阈值二值化计算方法可以根据图像自身的亮度值进行实时计算,能够较好的适应不同光照条件下图片的二值化处理。经过实例验证,此方法具有一定的有效性和合理性。
- 胡宗进范文强于光玉刘宝军
- 关键词：彩色图像分割图像二值化
- 基于FPGA的FFT算法设计与实现被引量：6
- 2016年
- 提出一种基于FPGA实现32点实序列FFT的设计方法,采用基二时间抽取算法以及并行迭代处理方案。选择Altera公司Cyclone IV系列芯片,并用Verilog HDL完成设计输入。最后通过Signal Tap与Matlab数据对比发现,该设计可以实现对高速A/D采样数据的实时、准确处理。
- 刘宝军王中训钟强张珉娄阳
- 关键词：现场可编程门阵列快速傅里叶变换硬件描述语言逻辑分析仪
- 基于FPGA的多功能数字钟系统的设计与实现被引量：2
- 2015年
- 介绍了一种基于FPGA的多功能数字钟系统的设计方案,采用Verilog HDL编程语言以及Top-Down的模块化设计思想,对整个模块作了详细的介绍。系统设计是为了满足不同人群的需要,增加一个模式选择按键,可以实现12小时、24小时两种计时方法的切换。整点报时功能采用蜂鸣器完成,当前时刻是几时蜂鸣器就响几下。通过Modelsim仿真,并且下载至FPGA开发板验证发现系统实现了预期的功能。
- 刘宝军王中训张珉娄阳钟强
- 关键词：FPGA数字钟VERILOGHDL
- 基于FPGA的浮点除法器的研究与实现
- 2016年
- 文章针对现场可编程门阵列(FPGA)器件的某些芯片不支持浮点除法运算的情况,设计出一种输出为32位的单精度浮点数的除法器。文章利用已有的整数除法器的IP核(IP Core)进行改进,大大的降低了程序设计的复杂性,并且保证了可靠性。通过Model Sim仿真软件,证明我们设计的算法结果正确,完全满足要求。
- 钟强刘鹏飞刘宝军胡宗进秦绪栋
- 关键词：浮点除法器现场可编程门阵列
