成章
- 作品数：12 被引量：6H指数：1
- 供职机构：中国电子科技集团第二十九研究所更多>>
- 发文基金：国家自然科学基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 一种调试接口切换电路
- 本发明公开了一种调试接口切换电路，涉及芯片或电路模块的调试技术。本发明包括调试信号输入接口选择电路及调试信号输出接口电路，调试信号输入接口选择电路包括第一类调试信号输入接口、第二类调试信号输入接口、切换控制信号输入端以及...
- 成章钟科迭东李延飞
- 文献传递
- 一种基于SiP技术的4G带宽数字收发电路装置
- 本发明提供一种基于SiP技术的4G带宽数字收发电路装置，包括FPGA芯片、超高速ADC芯片、超高速DAC芯片、FLASH存储芯片、转接基板和散热盖；超高速ADC芯片、超高速DAC芯片和FLASH存储芯片通过重布线工艺将W...
- 严新文张芮邓鹏成章迭东
- 一种基于标准接口定义的微模组测试装置及方法
- 本发明涉及微系统技术领域，公开了一种基于标准接口定义的微模组测试装置及方法，该装置，包括依次电连接的信号发生单元、ADC调理电路、第一ADC测试装置、FPGA芯片、第一DAC测试装置、DAC调理电路，还包括上位机、第二A...
- 张芮成章迭东严新文邓鹏祝威白正杨
- 一种调试接口切换电路
- 本发明公开了一种调试接口切换电路，涉及芯片或电路模块的调试技术。本发明包括调试信号输入接口选择电路及调试信号输出接口电路，调试信号输入接口选择电路包括第一类调试信号输入接口、第二类调试信号输入接口、切换控制信号输入端以及...
- 成章钟科迭东李延飞
- 文献传递
- 后摩尔时代电子对抗装备宽带数字化集成展望
- 2022年
- 以宽带数字化应用为背景,分析了典型电子对抗装备中宽带数字化集成所面临的数据总线带宽、总线延时、功耗等瓶颈问题,以及采用单片SoC集成方式解决这些瓶颈问题的局限性。提出了后摩尔时代基于先进封装异构集成解决宽带数字化集成的基本思路,并结合典型的宽带数字化截获、宽带数字阵列应用分析了该技术途径的可行性。最后展望了宽带数字化集成的后续重点研究方向,对从事该领域的研究人员具有参考意义。
- 成章钟科
- 关键词：先进封装异构集成
- 一种基于标准接口定义的收发处理器模组
- 本发明涉及微系统技术领域，公开了一种基于标准接口定义的收发处理器模组，通过标准接口定义将ADC/DAC芯片转换为具有标准接口的倒装焊结构的ADC/DAC微模组；其中，ADC/DAC芯片表示ADC芯片或DAC芯片。本发明解...
- 张芮迭东成章严新文邓鹏祝威白正杨
- 多通道时钟分配及信号同步和分配电路及其选控方法
- 本发明提供了一种多通道时钟分配及信号同步和分配电路及选控方法，通过控制端选择电路工作在多通道时钟分配模式或信号同步和分配模式；工作在多通道时钟分配模式时，两个D触发器的时钟输入端和第一输入端缓冲器的两个输出端断开；时钟输...
- 成章肖岚
- 文献传递
- 基于AD9371及Zynq-7000的软件无线电硬件平台设计被引量：5
- 2021年
- 文中基于软件无线电的技术原理及思路,提出了一种基于AD9371及Xilinx Zynq-7000 FPGA的软件无线电通用硬件平台的设计方案及工程实现方法。该硬件平台工作频率为300 MHz~6 GHz,包含了2路发射通道和2路接收通道功能,支持FDD及TDD两种工作模式,适用于多种应用场景。AD9371的宽带射频信号范围及宽带特性(频率范围为300 MHz~6 GHz,发射带宽最高支持250 MHz,接收带宽最高支持100 MHz)涵盖大部分特许执照和免执照蜂窝频段。此外,AD9371具有高集成性、高灵活性等特点,与数字信号处理部分的Zynq-7000 FPGA采用JESD204B接口,可简化软件无线电硬件平台的设计。基于该设计,工程人员通过软件的动态重构可实现灵活多变的通信体制和通信功能,可广泛应用于个人移动通信、军事通信、雷达系统等领域。
- 刘宁宁蒋文吉成章刘静娴
- 关键词：软件无线电
- 环路补偿对开关电源的影响及快速设计被引量：1
- 2018年
- 环路补偿用于调节开关电源芯片环路的频率特性,以保证芯片稳定工作及瞬态响应,一般芯片内部都集成了环路补偿网络,但内部环路补偿对外部器件特性敏感,极易改变环路频率特性,导致芯片不稳定工作,引起芯片振荡。以LMZ10505为例,研究了环路补偿对开关电源的影响,当环路欠补偿时芯片会自激振荡甚至烧毁,使用一种环路补偿快速设计方法,通过实验测试,优化后的环路补偿可以使芯片稳定地工作。
- 陈亮江威成章
- 关键词：开关电源频率响应振荡
- 多通道时钟分配及信号同步和分配电路及其选控方法
- 本发明提供了一种多通道时钟分配及信号同步和分配电路及选控方法，通过控制端选择电路工作在多通道时钟分配模式或信号同步和分配模式；工作在多通道时钟分配模式时，两个D触发器的时钟输入端和第一输入端缓冲器的两个输出端断开；时钟输...
- 成章肖岚
