张东晓
- 作品数：6 被引量：27H指数：3
- 供职机构：北京理工大学更多>>
- 发文基金：国家自然科学基金国防科技技术预先研究基金更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- VHDL高级综合系统设计中某些关键问题的技术决策被引量：13
- 1997年
- 本文的研究实现了从电路系统行为（含算法及功能）的ＶＨＤＬ描述到ＲＴＬ和逻辑结构级描述的高级综合，并针对ＸｉｌｉｎｘＦＰＧＡ文件库映射成工艺相关的ＡＳＩＣ，直至生成ＦＰＧＡ的器件．整个系统包括七个部分，本文重点讨论每个部分的技术决策以及在ＳＵＮＳＰＡＲＣ２上实现的运行结果．
- 刘明业张东晓许庆平
- 关键词：VHDL数据流控制流工艺映射ASIC
- VHDL语言高级综合子集的确立及其实现方法被引量：11
- 1997年
- 越来越多的高级综合系统采用或接受ＶＨＤＬ语言作为设计输入，但ＶＨＤＬ语言的语义本质是基于模拟而非基于高级综合的，许多语法现象不能或不适于进行综合．本文系统地分析了ＶＨＤＬ语言的可综合性问题，详细讨论了ＶＨＤＬ语言的各种语法现象的可综合性，并结合实际系统分析了ＶＨＤＬ语言高级综合子集的确立及实现方法．
- 张东晓刘明业
- 关键词：VHDL语言可综合性
- 计算机硬件描述语言的发展
- 牛振东张东晓
- 关键词：硬件
- 高级综合中控制信息的提取与综合被引量：1
- 1997年
- 本文扼要地论述了高级综合的过程和其中控制信息的提取与变换，实现了控制流综合与数据流综合结果的衔接，并对FPGAXilinx设计库单元映射成工艺相关的ASIC，直至生成FPGA器件．
- 叶梅龙张东晓恒东辉金毅
- 关键词：信息提取信息综合逻辑器件
- RTL综合中的格式判别被引量：5
- 2001年
- 由于寄存器传输级 (RTL)行为描述可以精确地确定数字系统的操作 ,所以寄存器传输级综合成为当前EDA行业的主流设计方法 .实现从寄存器传输级行为描述到门级结构描述转换的 RTL 综合 ,是组合逻辑 /时序逻辑综合理论在 HDL(硬件描述语言 )上的具体应用 .设计寄存器传输级综合工具的基础是格式判别 ,即将行为描述中的组合逻辑与时序逻辑区分开来 ,利用组合逻辑综合与时序逻辑综合分别进行处理从而完成寄存器传输级综合 .在分析和总结寄存器传输级行为描述规律以及逻辑综合局限性的基础上 ,论述格式判别的必要性、可行性、有效性 ,提出一种易于实现的格式判别方法 .该方法利用赋值语句为核心的中间数据格式以及逻辑综合所能接受的内部格式 (多维体 ) ,将复杂的寄存器传输级行为描述分解为各个赋值语句组 ,根据赋值语句组中的各条赋值语句的条件判断此赋值语句组是组合逻辑还是时序逻辑 ,并生成不同层次、功能相对独立的 RT单元以便利用对应的组合逻辑综合或时序逻辑综合处理此 RT单元 ,从而在实现 RTL 综合的过程中使组合逻辑综合和时序逻辑综合得到最大限度的重用 .最后文中给出一些测试实例和结果分析 .通过测试实例和结果分析表明该文提出的方法不但有效地区分了组合逻辑和时序逻辑 ,而且由于通过对组合?
- 谢巍袁媛张东晓刘明业
- 关键词：RTL综合时序逻辑ASIC专用集成电路
- 利用高级综合进行FPGA设计被引量：1
- 1996年
- 本文提出了一种从较高的行为级描述进行ＦＰＧＡ设计，从而替代传统的以原理图作为设计输入的方法。通过高级综合，可以把用户所给出的行为功能描述自动转化为较低层次的结构描述，并进一步与ＦＰＧＡ设计系统相连完成最终设计。
- 马卫国张东晓刘明业
- 关键词：可编程门阵列FPGA集成电路
