陈一辉
- 作品数：10 被引量：24H指数：4
- 供职机构：复旦大学信息科学与工程学院微电子学系更多>>
- 相关领域：电子电信更多>>
- 一种新颖的单片集成红外传感信号处理器被引量：1
- 2003年
- 介绍一种新颖的单片集成红外传感信号处理器。这种处理器能与多种红外传感器匹配 ,对接收到的传感信号进行处理 ,产生控制信号 ,快速启动各类装置 ,实现自动控制。芯片设计中采用多种抗噪声和低功耗设计技术。本处理器用 1 .2μm双层多晶双层金属 N阱 CMOS工艺实现 ,芯片总面积 2 .7mm2 ,电源电压 5 V时的静态电流为 1 .2 m A。
- 陈一辉郭淦洪志良易婷
- 关键词：数模混合集成电路自动控制封装红外传感器红外开关
- 一种用于多通道10 Gbit以太网接口的CMOS3.125 Gb/s接收器(英文)
- 2005年
- 介绍了一种单片集成的3.125 Gb/s接收器的设计,它适用于IEEE 802.3ae四通道10 Gb/s以太网接口.电路采用了多相时钟结构和并行采样技术以降低电路速度要求.电荷泵采用了常跨导偏置技术以降低环路对工艺、电源电压和温度变化的敏感度.时钟数据恢复电路采用1/5速率时钟降低振荡器的设计难度,时钟恢复的同时完成1:5解串功能,降低了电路功耗.电路采用0.18μm CMOS工艺设计和仿真,总体功耗为95 mW,625 MHz恢复时钟的输出抖动小于75 ps,电路在3.125 Gb/s的数据率和各种工艺角下工作正确.
- 黄林叶菁华郭淦陈一辉洪志良
- 关键词：接收器多相时钟发生器鉴相器时钟数据恢复
- 一种采用半速结构的CMOS串行数据收发器的设计被引量：2
- 2005年
- 设计了一种单片集成的CMOS串行数据收发器 .该收发器用于线上速率为 1 2 5Gb/s的千兆以太网中 ,全集成了发送和接收的功能 ,主要由时钟发生器、时钟数据恢复电路、并串 /串并转换电路、线驱动器和均衡器组成 .为了降低系统设计难度和电路功耗 ,收发器采用了半速率时钟结构 .电路采用 1 8V 0 18μm 1P6MCMOS数字工艺 ,芯片面积为 2 0mm× 1 9mm .经CadenceSpectre仿真验证以及流片测试 ,电路工作正常 。
- 黄林郭淦叶菁华陈一辉洪志良
- 关键词：收发器时钟发生器时钟数据恢复线驱动器均衡器
- 高速低噪声锁相时钟发生器的设计
- 该文描述并分析了高速低噪声锁相时钟发生器的设计.时钟发生器是许多通信系统和高速数字系统的重要组成部分,它的优劣将直接影响系统的性能.论文首先介绍了时钟发生器的体系结构,概述了最为常用的锁相时钟发生器的组成单元,然后讨论并...
- 陈一辉
- 关键词：时钟发生器锁相环压控振荡器环形振荡器相位噪声
- 文献传递
- 一种用于蓝牙系统的延迟锁相正交信号发生器被引量：2
- 2005年
- 提出了一种延迟锁相结构的正交信号发生器 ,用于蓝牙的射频信号收发电路。介绍的延迟锁相环路结构使电路性能具有良好的工艺变化不相关性 ,在很宽的频带范围内均可获得高性能的正交信号。电路采用单层多晶硅、四层金属、0 .3 5 μm CMOS数字工艺实现 ,仿真结果表明 :电路稳定工作在 2 .45 GHz频率下 ,在 1 40 MHz的输入信号频率变化范围内 ,输出的正交信号相位偏差低于 1°,幅度偏差小于 5 %。电路主要由有源器件构成 。
- 秦亚杰朱臻苏彦锋叶菁华陈一辉洪志良
- 关键词：正交信号
- 一种512Kbit同步高速SRAM的设计被引量：4
- 2004年
- 设计了一种深亚微米 ,单片集成的 5 1 2 K( 1 6K× 32位 )高速静态存储器 ( SRAM)。该存储器可以作为IP核集成在片上系统中。存储器采用六管 CMOS存储单元、锁存器型敏感放大器和高速译码电路 ,以期达到最快的存取时间。该存储器用 0 .2 5μm五层金属单层多晶 N阱 CMOS工艺实现 ,芯片大小为 4.8mm× 3.8mm。测试结果表明 ,在 1 0 MHz的工作频率下 ,存储器的存取时间为 8ns,工作电流 7m A。
- 叶菁华陈一辉郭淦洪志良
- 关键词：静态存储器存取时间
- 一种适用于高速串行数据通信的发送器被引量：4
- 2003年
- 介绍了一种采用深亚微米 CMOS工艺实现的单片集成发送器的设计 .该发送器适用于高速串行硬盘接口 ,主要由时钟发生器、并串转换电路和片内阻抗匹配的线驱动器三大模块组成 .发送器采用 0 .18μm六层金属单层多晶N阱 CMOS工艺实现 ,芯片面积 1.3mm× 0 .78mm .测试结果表明时钟发生器可工作在 1.5 GHz的频率下 ,数据可以正常发送 .发送器总体功耗为 95 m W,输出共模电平 2 70 m V ,单端输出幅度 2 70 m V.
- 叶菁华陈一辉郭淦洪志良
- 关键词：发送器时钟发生器并串转换线驱动器
- 0.18μm CMOS工艺3.125Gb/s发送器的设计被引量：1
- 2004年
- 介绍了一种采用深亚微米 CMOS工艺实现单片集成发送器的设计 .它适用于 IEEE 80 2 .3ae多通道 1 0 Gbps以太网接口 (Ethernet) .发送器主要由时钟发生器、多路选择器、占空比调整电路和片内阻抗匹配的线驱动器组成 .为了提高传输速率发送器采用多相时钟结构 ,并且针对该种结构对发送器的功耗进行了系统优化 .文中设计的电路采用 0 .1 8μm工艺仿真 ,总体功耗为 95 m W,线驱动器差分输出幅度为 1 6 0 0 m V ,发送器的系统抖动为 5 0
- 叶菁华郭淦黄林陈一辉洪志良
- 关键词：发送器功耗优化多路器线驱动器
- 一种采用半速率时钟的1.25Gbit/s串行数据接收器的设计被引量：6
- 2004年
- 介绍了一种用于接收1.25Gbit/s不归零随机数据的吉比特以太网接收器的设计。该电路采用半速率时钟结构,目的是为了以较低的功耗和简单的结构适应高速数据流。本文介绍了电路的主要组成部分和工作原理,突出了关键模块的设计。电路采用1.8V 0.18祄 1P6M CMOS工艺,经SpectreS仿真验证以及流片测试,主要功能已经实现。
- 郭淦叶菁华黄林陈一辉苏彦锋洪志良
- 关键词：以太网时钟与数据恢复接收器均衡器压控振荡器
- 一种采用常跨导偏置技术的高速多相时钟发生器被引量：4
- 2004年
- 介绍了一种基于电荷泵型锁相环的高速多相时钟发生器。采用常跨导偏置技术,使锁相环的频率响应对工艺、电源电压和温度的变化不敏感;在压控振荡器中采用镜像偏置,使该时钟发生器无需外部精确的偏置电压或电流。电路采用UMC0.18μmN阱CMOS工艺实现。仿真结果显示,在SSS、TTT和FFF三种条件下,环路带宽变化仅为12%,相位裕量只变化0.1°。
- 陈一辉郭淦叶菁华黄林陈学峰洪志良
- 关键词：时钟发生器锁相环压控振荡器
