您的位置: 专家智库 > 作者详情>施恩

施恩

作品数:1 被引量:0H指数:0
供职机构:东南大学能源与环境学院射频与光电集成电路研究所更多>>
发文基金:国家教育部博士点基金更多>>
相关领域:电子电信更多>>

文献类型

  • 1篇中文期刊文章

领域

  • 1篇电子电信

主题

  • 1篇时钟
  • 1篇时钟提取
  • 1篇鉴频
  • 1篇鉴频鉴相器
  • 1篇鉴相
  • 1篇鉴相器
  • 1篇复接
  • 1篇复接器
  • 1篇S10
  • 1篇CMO
  • 1篇MUX

机构

  • 1篇东南大学
  • 1篇南京邮电大学

作者

  • 1篇黄继伟
  • 1篇郭宇峰
  • 1篇张长春
  • 1篇唐路
  • 1篇王志功
  • 1篇施恩

传媒

  • 1篇高技术通讯

年份

  • 1篇2012
1 条 记 录,以下是 1-1
排序方式:
集成时钟产生功能的0.18μmCMOS10Gb/s复接器的设计
2012年
针对传统的复接器(MUX)因没有集成时钟电路而限制了其集成度及应用的问题研究了复接器与时钟电路的集成,并采用中芯国际(SMIC)0.18μm互补金属氧化物半导体(CMOS)工艺设计并实现了一个片内集成时钟产生功能的10Gb/s半速率2:1MUX电路。整个电路由5Gb/s时钟提取电路(CEC)和10Gb/s半速率2:1MUX电路构成。CEC从一路输入数据中提取出5GHz时钟提供给MUX电路。CEC由鉴频鉴相器(PFD)、电压/电流转换电路、环路滤波器及压控振荡器(VCO)构成。Pottbacker型PFD不但可以大幅度扩展环路的捕获带宽,并且由于它能够容忍高达±45。的正交相位误差,因而三级环形VCO能够被采用。测试结果表明,该电路无需任何参考时钟、外接元件及外部手动调谐即可工作。整个芯片面积为670μmX760μm,在1.8V电压下,功耗为180mW,其中核心功耗占60%。
张长春王志功施恩唐路黄继伟郭宇峰
关键词:时钟提取鉴频鉴相器
共1页<1>
聚类工具0