您的位置： 专家智库 > >

喻庆东

作品数：9 被引量：1H指数：1
供职机构：中国科学院微电子研究所更多>>
发文基金：国家高技术研究发展计划更多>>
相关领域：电子电信自动化与计算机技术更多>>

合作作者

文献类型

  • 5篇期刊文章
  • 4篇专利

领域

  • 4篇电子电信
  • 3篇自动化与计算...

主题

  • 3篇帧内预测
  • 3篇功耗
  • 2篇读操作
  • 2篇预测值
  • 2篇帧内预测模式
  • 2篇数据传递
  • 2篇系统芯片
  • 2篇像素
  • 2篇像素值
  • 2篇写操作
  • 2篇芯片
  • 2篇解码
  • 2篇静态存储器
  • 2篇可重构
  • 2篇缓存
  • 2篇高速缓存
  • 2篇编程
  • 2篇AVS
  • 2篇存储器
  • 1篇低功耗

机构

  • 9篇中国科学院微...
  • 1篇中国科学技术...

作者

  • 9篇周莉
  • 9篇喻庆东
  • 8篇陈杰
  • 4篇朱伟成
  • 1篇朱玥
  • 1篇胡哲琨
  • 1篇赵静

传媒

  • 2篇哈尔滨工程大...
  • 1篇电子与信息学...
  • 1篇微电子学与计...
  • 1篇电子科技大学...

年份

  • 1篇2014
  • 1篇2013
  • 6篇2012
  • 1篇2011
共 9 条 记 录，以下是 1-9
全选 清除 导出
排序方式：
单周期执行高速缓存写命中操作的装置及方法
本发明公开了一种单周期执行高速缓存写命中操作的装置及方法，该装置包括：监控单元，用于监测高速缓存中Data静态存储器写端口的数据和命中信号，如果发生写命中则将待写数据和对应地址的Tag写入缓冲单元；缓冲单元，用于存储和缓...
朱伟成喻庆东周莉陈杰
文献传递
可编程的帧内预测器结构设计与实现
2012年
针对超低成本超低功耗便携式移动应用,基于可编程的思想,提出了一种独特的适用于H.264/AVC和AVS双模解码器的帧内预测器架构。该架构利用H.264/AVC和AVS帧内预测在数据通路上的相似性,通过定制专有的8位微指令集和高效的数据通路,实现了一个专用可编程内核,该内核仅包含一个16位累加器和一个16位桶形移位器。实现结果表明,在0.18 m工艺下,逻辑规模仅为6.3K等效逻辑门;电路在35 MHz工作频率下可以实时处理D1(720×480)格式30 f/s的H.264/AVC和AVS视频序列;在1.8 V电压下功耗仅为0.53 mW,具有面积小、功耗低、灵活性好的特点。
喻庆东周莉朱玥胡哲琨陈杰
关键词：AVSH.264/AVC
多模视频解码器中帧内预测器结构
本发明公开了一种多模视频解码器中帧内预测器结构，该结构包括可编程控制单元、可编程处理单元和重建单元，其中可编程控制单元完成参考像素的加载和控制操作，并输出参考像素值和控制信息给可编程处理单元；可编程处理单元完成像素的插值...
喻庆东陈杰周莉
适用于MPEG-4的高效空域自适应图像后处理算法
2012年
为有效抑制重建视频图像中的人为编码噪声,提出了一种适用于MPEG-4的具有5种滤波模式的高效空域自适应图像后处理算法.通过对各种人为编码噪声的特性分析,根据待滤波区域像素的一维变化特性和像素的变化范围,将待滤波边界划分为不同的区域,并结合人类视觉系统(HVS)的视觉特性,对不同区域分别采取各种有效的局部特征自适应的滤波策略.算法采用了与其他视频编码标准中环路滤波算法相似的算法结构,便于进行兼容多标准的视频解码器设计.实验结果表明,本算法可有效抑制多种人为编码噪声,对于各种不同特性和不同比特率的测试序列均有良好的可靠性和稳定性,相比于传统算法,本算法可获得更高的峰值信噪比增益.
喻庆东周莉朱伟成陈杰
关键词：图像后处理H
可重构处理器的AVS高清解码探究
2012年
面向新型可重构处理器架构、动态配置、多任务调度和运行管理嵌入式高性能并行计算关键技术,提出了一种新的针对AVS(audio video coding standard)高清视频解码的实现方案.该方案是将AVS解码过程中的各种算法,映射到一个可重构处理器Remus(reconfigurable multimedia system)上,并通过仿真验证,在200MHz的工作频率下,实现了1080p的AVS高清码流实时解码(30f/s).基于可重构处理器的AVS解码实现方案,比目前市场上已存在的基于ASIC的多种高清解码方案具有更好的灵活性,而具体到解码过程中的典型算法,特别是循环计算,比现有的已提出的硬件加速器具有更好的加速性能.
赵静周莉喻庆东陈杰
关键词：可重构处理器AVS高清视频解码
单周期执行高速缓存写命中操作的装置及方法
本发明公开了一种单周期执行高速缓存写命中操作的装置及方法，该装置包括：监控单元，用于监测高速缓存中Data静态存储器写端口的数据和命中信号，如果发生写命中则将待写数据和对应地址的Tag写入缓冲单元；缓冲单元，用于存储和缓...
朱伟成喻庆东周莉陈杰
兼容多标准的高效运动补偿新结构
2011年
为有效解决运动补偿的多标准兼容问题，该文提出了一种改进的适用于多标准运动补偿的新插值算法结构，新插值算法基于文中提出的RL（Rounding Last）策略和DTS（Diagonal Two Step）策略，其采用一种统一的两步插值结构有效地兼容了各标准中亮度分量和色度分量的插值。基于新算法，设计实现了一种可重构的多标准运动补偿硬件电路，该电路采用了基于可变块大小的运动补偿结构。实现结果表明，与JM8．4中基于4×4固定块大小的运动补偿结构相比，所设计的电路使得带宽需求降低了27％-50％，平均单次访问外部存储器的突发长度提高了1．22～2．25倍；电路在125MHz工作频率下可满足全高清1080P（1920×1080）30帧／s的实时解码需求。
喻庆东周莉陈杰
关键词：可重构
多模视频解码器中帧内预测器结构
本发明公开了一种多模视频解码器中帧内预测器结构，该结构包括可编程控制单元、可编程处理单元和重建单元，其中可编程控制单元完成参考像素的加载和控制操作，并输出参考像素值和控制信息给可编程处理单元；可编程处理单元完成像素的插值...
喻庆东陈杰周莉
文献传递
一种低功耗高效率的AHB-AXI双总线结构联合Cache的IP设计被引量：1
2012年
Cache作为处理器和系统总线之间的桥梁,是芯片功耗的主要来源,低功耗Cache设计在嵌入式芯片设计中具有重要意义.传统Cache设计一般依赖于特定体系结构,难以在不同的系统中进行集成,通用性差.本文提出了一种低功耗高效率的AHB-AXI双总线结构联合Cache的IP设计.实验结果显示,本设计可以显著降低Cache功耗和提高系统性能.
朱伟成周莉喻庆东
关键词：CACHEAMBA总线
全选 清除 导出
共1页<1>
聚类工具0