2024年8月19日
星期一
|
欢迎来到南京江宁区图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
黄志军
作品数:
4
被引量:24
H指数:3
供职机构:
复旦大学信息科学与工程学院电子工程系
更多>>
发文基金:
“九五”国家科技攻关计划
更多>>
相关领域:
电子电信
自动化与计算机技术
更多>>
合作作者
童家榕
复旦大学信息科学与工程学院电子...
张鹏
复旦大学信息科学与工程学院电子...
徐健
复旦大学信息科学与工程学院电子...
唐璞山
复旦大学信息科学与工程学院电子...
周锋
复旦大学信息科学与工程学院电子...
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
4篇
中文期刊文章
领域
2篇
电子电信
2篇
自动化与计算...
主题
3篇
FPGA
2篇
数据通路
1篇
电路
1篇
信号
1篇
信号处理
1篇
预留
1篇
容错
1篇
图像
1篇
图像处理
1篇
芯片
1篇
芯片结构
1篇
模拟集成电路
1篇
集成电路
1篇
CPLD
1篇
FPGA/C...
1篇
FPGA结构
1篇
布线
机构
4篇
复旦大学
作者
4篇
黄志军
3篇
童家榕
2篇
徐健
2篇
张鹏
1篇
周锋
1篇
唐璞山
1篇
黄维康
传媒
2篇
微电子学
1篇
计算机辅助设...
1篇
计算机工程与...
年份
1篇
2000
2篇
1999
1篇
1998
共
4
条 记 录,以下是 1-4
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
FPGA/CPLD结构分析
被引量:17
1998年
对FPGA和CPLD进行了比较,并分别对FPGA/CPLD的基本逻辑单元、连线资源和整体结构进行了分析,最后,总结了FPGA/CPLD的发展方向,并提出了发展适合实现MCU的专用FPGA结构和相应CAD工具的想法。
黄志军
张鹏
童家榕
关键词:
模拟集成电路
芯片结构
FPGA
CPLD
一种适于实现Datapath电路的FPGA逻辑模块
被引量:3
2000年
提出一种适于实现数据通路的FPGA逻辑模块。每个模块包括4个基于全加器的逻辑单元。逻辑单元分为组合和时序两部分:组合部分以1位全加器为基础,有两个输出端,这两个输出端在必要时可以合并在一起以实现功能更复杂的单输出函数;时序部分基于可配置的D型触发器。逻辑单元在结构上保证了电路的高速性。工艺映射的实验结果显示,在实现数据通路中的常用电路时,新逻辑单元比基于LUT的FPGA单元平均大约节省75%的MOS管数。
黄志军
周锋
童家榕
唐璞山
关键词:
数据通路
一个有效的用于确定SRAM型FPGA容错布线中预留线的算法
被引量:1
1999年
在HanchekF等提出的对基于SRAM型FPGA的故障逻辑块进行容错的节点覆盖技术,及相应容错布线技术的基础上,提出了一个改进的容错布线线段预留量算法.新算法可以有效地消除HanchekF等方法中线段预留量的冗余部分.实验证明,新算法在容错布线中可以有效地减少线段预留量,优于以往文献提出的方法.
徐健
黄维康
黄志军
关键词:
容错
FPGA
布线
一种适于数据通路电路的FPGA结构
被引量:5
1999年
提出了一种适于实现数据通路(Datapath)逻辑的FPGA结构FDP。该结构的主要创新之处在于采用了两条通用反馈逻辑、基于全加器的通用逻辑单元、基于信号流的不对称连线结构和并行的测试扫描链。SPICE模拟结果表明,用0.8μm的工艺,FDP块内延时2.7ns,平均进位链延时0.1ns。工艺映射的实验结果显示,在实现数据通路中的常用电路时。
黄志军
张鹏
徐健
童家榕
关键词:
数据通路
信号处理
图像处理
FPGA
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张