周昔平
- 作品数：15 被引量：44H指数：4
- 供职机构：西北工业大学计算机学院更多>>
- 发文基金：国家自然科学基金国防科技技术预先研究基金国家部委预研基金更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- DSP中MAC的微系统结构设计(英文)被引量：1
- 2004年
- 在实际的高性能定点数字信号处理器(DSP)设计过程中,往往需要设计一个功能复杂的乘累加器。也就是说,乘累加器不光是要同时完成通常所见的带符号数和无符号数的乘加及乘减运算,而且还需要同时完成整数乘加和小数乘加运算,无偏差的舍入运算,饱和等功能。另外,为了解决DSP中数据相关的问题,往往要求乘累加器在单拍完成所有的这些运算,因此很难找到一个高速度低成本的实现方案。文章首先给出了通常的高性能定点DSP中乘累加器所需要完成的功能需求,然后提出并实现了一个16位高性能乘累加器,将其所需要完成的上述各种功能巧妙地整合起来在单拍内完成,而完成所有上述功能只需要3级4押2压缩和一次超前进位的加法运算。该乘累加器采用0.35μm工艺实现,已经嵌入到数字信号处理器中并已经成功应用于实际的工程项目。
- 周昔平高德远樊晓桠荆元利沈戈
- 关键词：DSP数字信号处理器MAC
- 基于聚合折叠向量的多维包分类算法被引量：1
- 2007年
- 系统地论述了目前包分类研究的相关领域:分类器的种类、分类算法的评价准则、设计分类算法的原则和现实规则库的特点等。通过对各分类算法和现实规则库的特点进行分析,采用聚合折叠向量法,提出了一种适用于多维大规则库的多域分解查找算法及其硬件实现模型,解决了高性能五维包分类问题。算法采用并行与流水相结合来实现,进一步提高了包分类的性能。
- 关爱芳高德远樊晓桠周昔平
- 关键词：包分类
- 多线程网络处理器分布式内核结构研究
- 网络介质信息传输能力的迅猛增长和网络业务复杂多样化的需求导致了网络处理器的出现。网络处理器(NetworkProcessor，简称NP)结合了ASIC的高性能和通用CPU高可编程性两方面的优点，是推动下一代网络发展的一项...
- 周昔平
- 关键词：网络处理器线程级并行负载均衡
- 文献传递
- 32位多线程包处理微引擎的设计被引量：3
- 2006年
- 硬件多线程技术是网络处理器中的核心技术.本文介绍了一个专门面向网络协议处理的硬件多线程包处理微引擎NRS05的设计.详细介绍了其流水线的整体结构,提出了一种基于混合多线程的动态调度策略实现了长延时操作的隐藏,保证单线程性能能够满足应用需求的同时保证了各线程在执行核上运行的公平性.并将多线程技术和流水线技术进行了结合,解决了传统处理器中指令间因控制相关导致的流水线停顿问题.最后给出了设计的综合结果及包处理性能.
- 周昔平高德远樊晓桠张盛兵
- 关键词：多线程
- 基于片上网络的系统芯片测试研究(英文)被引量：13
- 2004年
- 文章介绍了基于片上网络对系统芯片进行测试的原理和实例,这是一种新的设计方法。首先讨论了未来系统芯片存在的各方面测试挑战,并提出了基于片上网络结构的解决方案。其次,在OSI网络堆栈参考模型的基础上,提出了面向测试的片上网络协议堆栈以及对应的测试服务。最后,介绍了基于片上网络的模块化测试方法。
- 荆元利樊晓桠张盛兵高德远周昔平
- 关键词：片上网络协议堆栈
- 网络处理器的线程级并行技术研究被引量：1
- 2006年
- 线程级并行技术能有效的提高微处理器内核的资源利用率,是目前高性能微处理器研究的重点内容。文章分析了网络处理器的线程级并行技术中存在的几个关键问题,结合网络协议处理的特征提出了一种适合于网络协议处理的混合多线程结构。并将其成功应用于网络协议处理微引擎NRS05的设计中,最大程度的提高了网络处理器的分组吞吐率。
- 周昔平高德远樊晓桠张盛兵徐邦海
- 关键词：多线程网络处理器
- BIOS的设计与实现被引量：10
- 2005年
- 文章详细阐述了BIOS的基本组成框架,提出了一个适合于检测工控机硬件的BIOS上电自检流程,并就设计中的几个关键性问题:正确性,兼容性和可移植性,以及压缩算法等进行了分析,最后整个BIOS在西北工业大学航空微电子中心自主研发的龙腾S1系统(PC104兼容)平台上进行了严格的验证。
- 韩山秀樊晓桠张盛兵周昔平
- 关键词：BIOSPOSTSETUP
- 高速数字电路的微系统结构研究
- 主要的研究与设计工作包括：1）详细分析并采用逻辑平衡的思想，提出了常用的基本运算单元如计数器，比较器，编码器，加法器，有限状态机FSM，乘法器，乘累加操作和DCT运算的各种高速解决方案.2）分别在结构级，逻辑级和版图级分...
- 周昔平
- 关键词：VHDL低功耗数字电路系统结构
- 文献传递
- 网络处理器并行度研究被引量：1
- 2007年
- 介绍了网络处理器基本配置方式:并行配置和串行配置。在并行配置的基础上,分析了IPv4对网络处理器报文处理的要求,提取了不同网络处理器报文处理的共同特征。讨论了在网络处理器饱和工作条件下内部线程个数和引擎个数之间的关系以及网络处理器的效率问题,为在相同的资源条件下,如何提高其性能作出了前期研究。
- 秦思林张盛兵周昔平
- 关键词：网络处理器IPV4线程协处理器
- 基于FPGA实现快速移位器的设计方案比较被引量：1
- 2003年
- 该文讨论了在FPGA中的用高层次设计方法实现快速移位器时,对不同位数的移位器,全译码,部分译码和全编码三种实现方案如何选取。
- 陈雷高德远樊晓桠胡剑周昔平
- 关键词：移位器FPGA
