王昌林
- 作品数：5 被引量：30H指数：3
- 供职机构：解放军电子工程学院更多>>
- 发文基金：军内科研计划重点项目更多>>
- 相关领域：电子电信更多>>
- 0.35um CMOS工艺GPS接收机前端低噪声放大器的设计
- 利用TSMC 0.35um CMOS工艺参数,设计了可应用于GPS接收机的低噪声放大器(LNA),电路采用单端共源共栅结构,用SmartSpice对电路进行分析优化,仿真结果表明,噪声系数为1.43dB,增益高于20dB...
- 王昌林李东生
- 关键词：GPS集成电路低噪声放大器
- 文献传递
- 0.35um CMOS工艺GPS接收机前端低噪声放大器的设计
- 利用TSMC 0.35um CMOS工艺参数,设计了可应用于GPS接收机的低噪声放大器(LNA),电路采用单端共源共栅结构,用SmartSpice对电路进行分析优化,仿真结果表明,噪声系数为1.43dB,增益高于20dB...
- 王昌林李东生
- 关键词：GPS集成电路低噪声放大器
- 一种射频CMOS低噪声放大器的设计被引量：4
- 2006年
- 应用TSMC0.35um CMOS工艺模型,设计了可应用于无线通信系统的低噪声放大器(LNA),电路采用单端共源共栅结构,用SmartSpice对电路进行分析优化,仿真结果表明,噪声系数为1.65dB,增益高于20dB。
- 王昌林李东生张勇
- 关键词：CMOS集成电路低噪声放大器
- 基于FPGA的FIR数字滤波器算法实现被引量：16
- 2006年
- 从分析FIR数字滤波器的原理和设计方法入手,主要针对基于FPGA实现数字滤波器乘法器的算法进行了比较研究,并通过一个8阶FIR低通滤波器的具体设计,简要分析比较了几种算法的优越性和缺点,从而充分发掘和利用FP-GA的高速特性。
- 蒋垒王昌林刘鎏许冲
- 关键词：VHDLFPGA数字滤波器
- CMOS集成电路功耗分析及其优化方法被引量：10
- 2006年
- 电子产品功耗的大小不仅限制了便携设备电池使用时间,也在一定程度上影响着设备性能。研究降低功耗的电路设计技术意义重大。CMOS集成电路功耗的物理来源主要有两种:由于CMOS管工作状态变化而引起的动态功耗和由于漏电流而产生的静态功耗。针对决定功耗大小的具体因素,从制造工艺和具体设计角度,讨论了几种降低CMOS集成电路功耗技术。
- 王昌林张勇李东生
- 关键词：集成电路低功耗设计CMOS
