万培元
- 作品数：90 被引量：39H指数：3
- 供职机构：北京工业大学更多>>
- 发文基金：国家自然科学基金北京市科技计划项目北京市自然科学基金更多>>
- 相关领域：电子电信自动化与计算机技术电气工程医药卫生更多>>
- 一种基于时间数字转换的低压差稳压电路
- 本发明公开了一种基于时间数字转换的低压差稳压电路，该电路包括：时间数字转换单元、控制单元、晶体管阵列和负载；本发明对模拟电压的采样原理进行改进，使用时间数字转换单元代替传统数字低压差稳压器的减法器与模数转换器部分，最大程...
- 陈志杰张洪达万培元耿嘉蓉刘兆哲
- 智能应答式无线传输的自驱动纳米紫外探测系统
- 本发明涉及一种智能应答式无线传输的自驱动纳米紫外探测系统，该系统是把纳米发电机、纳米超级电容器、纳米紫外传感器和智能标签集成在柔性衬底上，同时实现供能、传感、无线传输三种功能的紫外探测系统。在本发明中，纳米紫外传感器探测...
- 李江江高志远万培元邹德恕
- 文献传递
- 一种基于锁存器实现时序收敛的方法
- 2013年
- 扫描链测试,作为一种简单、高效的可测性设计方法,已经广泛应用于集成电路设计中。该方法可以有效地检测出电路制造过程中的缺陷和故障,从而降低芯片的测试成本。但是随着扫描链的插入,芯片物理设计中的时序收敛变得更加复杂,尤其是在扫描链测试的移位模式下,由于时钟偏移的存在,保持时间可能存在大量的时序违例。针对这种情况,本文首先介绍了扫描链测试的基本原理,分析了插入扫描链之后出现保持时间违例的原因,提出了一种基于锁存器的修复时序违例的方法,并详细阐述了对于不同边沿触发的触发器组如何选择相应的锁存器实现时序收敛。最后,将该方法应用于一款电力通信芯片的物理设计,快速、高效地实现了时序的收敛。
- 张阳万培元潘照华林平分
- 关键词：可测性设计时钟偏移锁存器
- 便携式乐器辅助学习装置
- 本实用新型描述了一种便携式乐器辅助学习装置，其特征在于：装置包括主机和扫描笔，还包括显示装置、触摸输入装置、扬声器、耳机接口、USB接口和电源开关；所述的主机部分包括嵌入式处理器、SDRAM芯片、NAND FLASH芯片...
- 郝伟琦林平分万培元王枭邓睿童成盛
- 文献传递
- 一种应用于非接触式智能IC卡的自校准振荡器
- 一种应用于非接触式IC卡的自校准振荡器，属于IC卡系统时钟的技术领域，其特征为数字电路提供时钟及对解调接收信号和调制发送信号起着重要作用。非接触式IC卡采用100%幅移键控调制，在RF场中存在一个“间隙（pause）”，...
- 万培元马跃刘姗姗肖泓屹李建军唐军林平分
- 文献传递
- 一种高阶温度补偿的带隙基准电路
- 一种高阶温度补偿的带隙基准电路，属于电子电路技术领域。具体包括一阶带隙基准电路，高阶温度补偿电路，以及零温度系数电流产生电路。本发明基于传统一阶温度补偿的带隙基准电路，利用工作在亚阈值区的MOS管电压‑电流特性，产生与温...
- 侯立刚武威万培元林平分
- 文献传递
- 全差分运算放大器中共模稳定性的分析被引量：2
- 2012年
- 本文提出了用在增益可调放大器中,差分电压放大器中共模反馈稳定性的分析。本文分析了在差模运算放大器中内部共模反馈电路(CMFB)和外部由电阻构成的正反馈网络。共模反馈电路用来确保运算放大器的稳定性,外部的正反馈网络需要留心防止"锁死状态"。本文的运放采用折叠式共源共栅结构,用SMIC0.18μm混合信号工艺进行流片。
- 汤益明万培元郭乐乐郎伟林平分
- 一款结合数字校正技术的流水线ADC设计被引量：1
- 2011年
- 基于65 nm CMOS工艺、1.2 V供电电压,设计了一款结合偏移双通道技术的流水线模数转换器(analog-to-digital convertor,ADC)。芯片的测试结果表明,该校正方法有效地消除和补偿了电容失配、级间增益误差和放大器谐波失真对流水线ADC综合性能的制约。流水线ADC在125 MS/s采样率、3 MHz正弦波输入信号的情况下,信噪失真比(signal-and-noise distortionratio,SNDR)从校正前的28 dB提高到61 dB,无杂散动态范围(spurious-free dynamic range,SFDR)从校正前的37 dB提高到62 dB。ADC芯片的功耗为72 mW,面积为1.56 mm2。偏移双通道数字校正技术在计算机软件上实现,数字电路在65 nm CMOS工艺、125 MHz时钟下估计得出的功耗为12 mW,面积为0.21 mm2。
- 彭蓓万培元李浩黄冠中林平分
- 关键词：CMOS流水线模数转换器
- 集成电路可测性设计IO复用方法被引量：8
- 2011年
- 超大规模集成电路特征尺寸逐步缩小的发展过程中,芯片面积是制约芯片成本的最重要因素之一,也是直接影响半导体产品市场竞争力的最重要因素之一。本文介绍了将所有可测性设计(DFT)的输入输出端口(IO)与各种类型的正常功能工作模式的IO复用的方法,从而达到减少IO并最终减小芯片面积的目的。介绍了输入信号和输出信号分别在单向端口IO和双向端口IO中复用的方法。然后,以一款经过0.18μm逻辑工艺流片验证的flash存储器控制芯片为例,对比了采用IO复用方法前后芯片的利用率和面积,证明了方案的可行性和有效性。
- 张玥万培元林平分
- 关键词：输入输出端口复用可测性设计
- 一种与标准CMOS工艺兼容的EEPROM存储单元结构
- 本发明公开了一种与标准CMOS工艺兼容的EEPROM存储单元结构，该结构包括：存储单元阵列及读出电路。所述的存储单元阵列包括三个MOS管，所述的三个MOS管包括PMOS管M1、PMOS管M2和NMOS管M3。所述的PMO...
- 万培元李珍陈志杰杨江徐建皓
