郑丹丹 作品数:50 被引量:17 H指数:3 供职机构: 浙江大学 更多>> 发文基金: 国家科技重大专项 国家自然科学基金 中央级公益性科研院所基本科研业务费专项 更多>> 相关领域: 自动化与计算机技术 电子电信 文化科学 医药卫生 更多>>
一种基于Click的检测窗口动态调整异步弹性电路控制器 本发明属于异步弹性电路技术领域,公开了一种基于Click的检测窗口动态调整异步弹性电路控制器,包括基于Click的异步握手控制器和检测窗口动态调整控制器,所述检测窗口动态调整控制器以检测电路产生的错误信号作为输入,实时判... 黄凯 张铖洪 熊东亮 蒋小文 郑丹丹一种编码三种活化型生长因子的序列及其应用 本发明提供一种同时表达IGF1、EGF和FGF2三种生长因子的编码序列,利用本发明提供的编码序列,可以构建相应的表达载体,通过导入细胞而高效稳定地分泌具有生物活性的IGF1、EGF和FGF2三种生长因子,用于各种需要添加... 叶景佳 曹江 郑丹丹 杨蓓蓓文献传递 基于时延搜索的SRAM建立时间快速提取方法 2011年 片上系统包含的嵌入式存储器数量在迅速增加,这需要高速的提取静态随机存储器(SRAM)时序的方法.传统的SRAM建立时间提取方法(search based for setup time,sbSetup)耗时过大,严重影响了定制电路SRAM的设计周期.针对该问题提出一种基于时延搜索的SRAM建立时间快速提取方法(search delay based for setup time,sdbSetup),该方法通过仿真影响建立时间的局部电路,并利用基于路径延时方法(delay based for setup time,db-Setup)来确定比较精确的时间窗,再运用二分迭代法来提取建立时间.该方法从减少仿真电路的规模和确定精确的时间窗两个方面来优化提取时间.仿真实验表明:与sbSetup方法相比,sdbSetup方法不仅能提供准确的建立时间,而且提取速度平均提高了60倍. 黄雪维 张培勇 吕冬明 郑丹丹 严晓浪关键词:静态随机存储器 锁存器 一种两线SPI的通信系统及方法 本发明属于数字通信技术领域,公开了一种两线SPI通信系统及方法,包括主设备和从设备,所述主设备和从设备都包括CPU、总线、SPI模块和GPIO模块,在SPI的使用场景下,所述CPU用于SPI寄存器的配置,所述SPI模块用... 胡淳奕 黄凯 蒋小文 郑丹丹 刘智力一种基于PSO算法的有用偏差时序优化方法 本发明公开了一种基于PSO算法的有用偏差时序优化方法,包括:S1,选取路径公共点并加入缓冲器;S2,将路径公共点作为粒子,缓冲器数量作为粒子位置,将建立时间和保持时间的最差违例之和作为全局最优解,采用PSO算法得到最优缓... 黄凯 李鹏 李立浧 习伟 曾祥君 尹项根 宋怡瞳 郑丹丹基于时序裕度和时序路径的分步多阈值电压单元分配方法 本发明公开了一种基于单元时序裕度和单元时序路径的分步多阈值电压单元分配方法,属于集成电路设计的低功耗技术领域,包括两个步骤:基于批量替换的初步优化、基于逐点替换的深度优化。所述基于批量替换的初步优化是将电路中时序裕度最差... 黄凯 李鹏 李立浧 习伟 曾祥君 尹项根 朱示特 郑丹丹文献传递 一种资源复用型超越函数运算实现方法 本发明属于超越函数运算技术领域,公开了一种资源复用型超越函数运算实现方法,包括预处理步骤、查表步骤、计算步骤和后处理步骤;所述预处理步骤根据运算函数的类型做相应的数据处理并将处理得到的多个数据给其他三个步骤进行运算;所述... 黄凯 胡榛 金泓逸 熊东亮 蒋小文 郑丹丹 刘智力基于优化电路的高性能乘法器设计 被引量:4 2011年 为了提高二进制乘法器的速度并降低其功耗,在乘法器的部分积产生模块采用了改进的基4Booth编码和部分积产生电路并在部分积压缩模块应用了7∶3压缩器电路,设计并实现了一种高性能的33×28二进制乘法器.在TSMC 90 nm工艺和0.9 V工作电压下,仿真结果与Synopsys公司module compiler生成的乘法器相比,部分积产生电路速度提高34%,7∶3压缩器和其他压缩器的结合使用减少了约一级全加器的延时,整体乘法器速度提高约17.7%. 应琦钢 郑丹丹 何乐年关键词:BOOTH编码 一种用于片上网络芯片的基于共享存储的生成树路由硬件架构及方法 本发明属于集成电路芯片的片上网络路由领域,公开了一种用于片上网络芯片的基于共享存储的生成树路由硬件架构及方法,包括输入通道,控制逻辑和交叉开关,控制逻辑控制单次路由过程,交叉开关控制输入通道和输出通道的交叉互连;输入通道... 黄凯 蒋小文 熊东亮 李昱霆 郑丹丹基于可扩展标准单元的半定制电路设计方法 被引量:1 2013年 针对芯片设计中关键路径优化不足的问题,提出了基于可扩展标准单元的半定制电路设计方法。采用逻辑功效模型分析了关键路径,根据分析结果,通过使用Cadance工具的开发语言编程设计了具有完备驱动能力的扩展单元集,通过使用hspice工具仿真扩展单元的时序,通过使用逻辑功效优化算法将关键路径中延时较大的标准单元替换成具有理想驱动能力的扩展单元从而减少了单元延时,以获得最短路径延时,实现了设计流程自动化,获得了良好的工艺可移植性和设计灵活性;以处理器芯片为实验电路,采用台积电的4种工艺,分别使用扩展单元和标准单元完成了芯片的物理设计和时序仿真。实验结果表明,主流工艺下基于可扩展标准单元的半定制设计方法可以充分优化关键路径和缩短延时,有效地提升电路的主频。 李碧琛 沈海斌 郑丹丹 严晓浪关键词:芯片设计