2024年8月25日
星期日
|
欢迎来到南京江宁区图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
马克杰
作品数:
3
被引量:14
H指数:1
供职机构:
山东大学信息科学与工程学院
更多>>
相关领域:
自动化与计算机技术
电子电信
更多>>
合作作者
刘志军
山东大学信息科学与工程学院
魏芳
山东大学信息科学与工程学院
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
2篇
期刊文章
1篇
学位论文
领域
2篇
自动化与计算...
1篇
电子电信
主题
2篇
PCI_EX...
2篇
VERILO...
2篇
IP核
1篇
多时钟域
1篇
亚稳态
1篇
异步
1篇
异步FIFO
1篇
时钟
1篇
事务
1篇
交换器
1篇
TRANSA...
1篇
VCS
1篇
VERILO...
1篇
FIFO
1篇
HDL
机构
3篇
山东大学
作者
3篇
马克杰
2篇
魏芳
2篇
刘志军
传媒
1篇
电子技术应用
1篇
电路与系统学...
年份
2篇
2007
1篇
2006
共
3
条 记 录,以下是 1-3
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
PCI Express交换器IP核的设计与研究
第三代互联总线PCI Express拓展了PCI总线的带宽限制。PCI总线技术规范是Intel于1992年6月发布,它使用共享总线拓扑结构——总线带宽在多个设备间共享。但随着设备的发展,新的占用大量带宽的设备开始吞噬同一...
马克杰
关键词:
交换器
IP核
文献传递
基于Verilog HDL的异步FIFO设计与实现
被引量:13
2006年
异步FIFO是一种不同时钟域之间传递数据的常用方法。本文提出一种新颖的异步FIFO设计方案。此方案避免了使用大量的同步寄存器,减小了芯片面积并且提高了工作频率。DC综合的结果表明,用此方法设计的FIFO性能有了显著提高。
魏芳
刘志军
马克杰
关键词:
多时钟域
亚稳态
异步
FIFO
VERILOG
PCI Express总线事务层IP核设计及实现
2007年
介绍了第三代输入输出总线PCI Express的事务层组成结构与功能,自顶向下对事务层进行了系统级设计,运用硬件描述语言Verilog HDL对其实现。使用Synopsys VCS进行功能仿真,得出了仿真波形,验证了该设计的正确性,符合PCI Express事务层协议。
马克杰
刘志军
魏芳
关键词:
TRANSACTION
IP核
VERILOG
HDL
VCS
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张