您的位置： 专家智库 > >

钱程

作品数：2 被引量：8H指数：1
供职机构：北京工业大学电子信息与控制工程学院北京市嵌入式系统重点实验室更多>>
相关领域：自动化与计算机技术更多>>

合作作者

文献类型

  • 2篇中文期刊文章

领域

  • 2篇自动化与计算...

主题

  • 2篇时钟
  • 2篇时钟同步
  • 1篇延迟锁相环
  • 1篇阵列
  • 1篇时钟偏差
  • 1篇锁相
  • 1篇锁相环
  • 1篇现场可编程
  • 1篇现场可编程逻...
  • 1篇可编程逻辑
  • 1篇可编程逻辑门...
  • 1篇SDRAM
  • 1篇DDR
  • 1篇DDR_SD...
  • 1篇DQS
  • 1篇FPGA设计
  • 1篇大容量

机构

  • 2篇北京工业大学

作者

  • 2篇钱程
  • 1篇张立超
  • 1篇宋威
  • 1篇方穗明
  • 1篇姚丹

传媒

  • 1篇计算机工程
  • 1篇电子元器件应...

年份

  • 2篇2008
共 2 条 记 录，以下是 1-2
全选 清除 导出
排序方式：
多FPGA设计的时钟同步被引量：8
2008年
在多FPGA设计中,时钟信号的传输延时造成了FPGA间的大时钟偏差,进而制约系统性能。为减少时钟偏差,该文提出一种多数字延迟锁相环(DLL)电路。该电路将时钟的传输电路放入DLL的反馈环路。利用DLL的延迟锁定特性,对FPGA间的时钟传输延时进行补偿,减少FPGA间的时钟偏差,解决多FPGA的时钟同步问题。
宋威方穗明姚丹张立超钱程
关键词：现场可编程逻辑门阵列时钟偏差延迟锁相环
反馈时钟在DDR SDRAM控制器中的应用
2008年
当今数字系统对高速大容量内存的需要,使得越来越多的系统采用DDR内存,文中介绍了反馈时钟在DDR控制器中的一种应用方法。该应用可解决DQS(DDR双向数据触发信号)和系统时钟的同步问题。
钱程
关键词：大容量DDRDQSSDRAM时钟同步
全选 清除 导出
共1页<1>
聚类工具0