郑焱 作品数:11 被引量:21 H指数:2 供职机构: 清华大学信息科学技术学院自动化系 更多>> 发文基金: 国家自然科学基金 国家教育部博士点基金 国家重点基础研究发展计划 更多>> 相关领域: 自动化与计算机技术 电子电信 更多>>
基于功能故障模型的NoC容错路由 2010年 随着VLSI技术的发展,对集成电路可靠性的保证越来越受重视,容错技术已经成为SOC集成和多核结构的重要部分.另一方面,NoC近年来以其高带宽和吞吐量等特点逐渐成为片上通信的标准结构.由于网络规模的增大,NoC发生故障的概率也相应增加,NoC的容错也逐渐成为NoC设计的重要组成部分.基于NoC通信网络的功能故障模型提出了一种自适应容错路由算法FFBR,着重讨论了功能故障模型和该容错路由算法流程,给出了该算法的吞吐量和时延等参数的仿真结果. 郑焱 王红 杨士元关键词:NOC 容错路由算法 旋转中心偏移对反射光调制强度的影响 被引量:2 2005年 为了研究新型的旋转中心偏移传感器,在Gauss光束分析法的基础上,提出了漫反射强度调制型光纤传感器测量旋转中心偏移的计算模型。该模型从数学上描述了旋转中心偏移和反射光强度调制之间的关系,定量地得出了光纤束结构参数对传感器灵敏度和线性范围的影响。建立了高精度旋转中心偏移测量实验系统,对模型进行了实验验证。在旋转中心偏移较小的情况下,模型与实验结果相符。 褚渊 徐峰 郑焱 丁天怀数模混合片上系统联合测试调度方案 2011年 为了降低数模混合片上系统(system on chip,SoC)的测试成本,基于片上虚数字化,提出了并行模拟测试外壳组设计,用数字自动测试设备和测试访问机制完成对各个模拟芯核的并行测试。在此基础上,建立了数模混合SoC测试调度优化问题模型,提出了一种基于递增生成的数模联合调度算法PADCOS,该算法具有复杂度低和优化效率高的优点。该文扩展并提出了用于验证数模混合SoC调度算法有效性的ITC 02m标准电路。实验在ITC 02m标准电路上采用PADCOS算法得到了数模混合SoC的优化调度方案,实验结果证明提出的并行测试外壳组相比于串行测试模式对测试时间的优化效果在30%以上。 靳洋 王红 杨士元 吕政良 郑焱关键词:测试访问机制 测试调度 基于DMA的并行数字信号高速采集系统 被引量:15 2010年 本系统采用基于FPGA的DMA技术高速缓存多路并行数据,通过数据重组将数据有序发送给处理系统,用于数据的显示与分析。系统采用了嵌入式技术,达到了便携效果,从而更好地适应设备的工作环境。并行数字信号采集实验结果表明,系统能以5MHz、2.5MHz、500kHz、50Hz4档采样频率进行62路并行数字信号采集,各路采集结果正确,并保存了各路之间的同步信息。 王俊 郑焱 王红 杨士元关键词:DMA FPGA 嵌入式系统 不规则结构片上网络的测试方法研究 2010年 随着芯片集成度与复杂性的提高,片上网络(NoC)作为一种新的集成电路体系结构被提出.目前针对NoC的研究主要基于几种通用的规则拓扑结构(如2D-Mesh等),而在实际应用中往往需要自定义的不规则拓扑结构.针对具有不规则拓扑结构的NoC,基于其工作原理研究其故障诊断问题,并提出了一种分阶段的故障检测定位方法.该方法通过路由节点可达性试探与转发功能测试两个阶段对NoC进行故障检测.理论分析与仿真实验表明,该方法具有较高的故障覆盖率以及测试效率. 白原 郑焱 王红 杨士元关键词:片上网络 基于图像处理的光电传感器光路检测与调整方法研究 被引量:4 2005年 提出了一种基于图像处理的反射式强度调制型光电传感器光路调整方法。考虑了光源光阑等器件对光路的影响,利用面阵CMOS器件采集传感器出射光斑的图像,并通过图像处理的方法分别计算光斑的几何中心与能量中心,得到偏心误差值,以此为依据调整传感器光路,达到改善光斑光强分布的目的。文中对测量系统、调整方法、光斑参数计算等做了详细说明,并给出了调整前后的光斑图像。试验结果表明,这种方法的测量原理简单、测量精度高,可以有效地改善传感器的光强分布状况。 郑焱 徐峰 褚渊关键词:光强分布 光路调整 图像处理 不规则结构片上网络的测试方法研究 随着芯片集成度与复杂性的提高,片上网络(NoC)作为一种新的集成电路体系结构被提出.目前针对NoC的研究主要基于几种通用的规则拓扑结构(如2D-Mesh等),而在实际应用中往往需要自定义的不规则拓扑结构.本文针对具有不规... 白原 郑焱 王红 杨士元关键词:片上网络 故障诊断 文献传递 数模混合片上系统模拟芯核并行测试结构 2010年 为了减少测试成本,基于片上数字化的思想,提出复用片上DAC和ADC数模混合片上系统模拟芯核并行测试结构.自保持模拟测试接口可暂存模拟测试激励和测试响应,减少每个测试端口添加的DAC和ADC所产生的额外面积开销,实现芯核级多端口测试和系统级的多核并行测试.采用流水线式并行测试结构减少DAC输出测试激励的等待时间;并进一步分析了模拟测试外壳的测试成本评价方法和优化问题数学模型,在此基础上设计测试成本优化算法,得到优化的模拟测试外壳组分配方案.实验结果表明,文中提出的模拟芯核测试结构对精度的影响小于0.25%,对测试时间可优化40%以上. 靳洋 王红 杨士元 吕政良 郑焱一种基于FPGA的NoC硬件测试平台的设计 本文针对目前国内外尚无专用于Noc测试的平台的现状,提出了一种基于FPGA的NoC测试平台设计。该平台能够实现常用的NoC拓扑结构,多种路由算法,并能进行各级故障建模和故障插入。本文着重介绍了测试平台的设计思路、swit... 郑焱 王红 杨士元 肖聪 牛道恒关键词:FPGA 虚通道 拓扑结构 文献传递 光电测角传感器光斑信号检测与调整装置的设计研究 郑焱关键词:光路调整 图像处理