您的位置: 专家智库 > >

陈昕

作品数:7 被引量:14H指数:2
供职机构:同济大学电子与信息工程学院更多>>
发文基金:国家自然科学基金国家高技术研究发展计划更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 6篇期刊文章
  • 1篇会议论文

领域

  • 4篇自动化与计算...
  • 3篇电子电信

主题

  • 2篇时域
  • 2篇时域划分
  • 2篇可重构
  • 2篇可重构计算
  • 1篇电极
  • 1篇电容
  • 1篇动态可重构
  • 1篇动态可重构系...
  • 1篇短沟效应
  • 1篇行为级
  • 1篇硬件
  • 1篇硬件加速
  • 1篇硬件加速器
  • 1篇容错
  • 1篇容错方法
  • 1篇设计空间探索
  • 1篇神经网
  • 1篇神经网络
  • 1篇势垒
  • 1篇数据重用

机构

  • 7篇同济大学
  • 2篇安徽工程大学

作者

  • 7篇陈昕
  • 3篇江建慧
  • 2篇周洲
  • 2篇陈乃金
  • 2篇徐莹
  • 1篇潘诚

传媒

  • 1篇半导体技术
  • 1篇电子学报
  • 1篇小型微型计算...
  • 1篇计算机工程与...
  • 1篇电子器件
  • 1篇电子设计工程
  • 1篇第十二届全国...

年份

  • 1篇2021
  • 1篇2020
  • 1篇2012
  • 1篇2011
  • 1篇2010
  • 1篇2009
  • 1篇2007
7 条 记 录,以下是 1-7
排序方式:
一种考虑执行延迟最小化和资源约束的改进层划分算法被引量:7
2012年
本文提出了一种改进的层划分算法.该算法充分考虑了划分块的最小执行延迟和尽可能充分利用可重构资源,能够跟踪层划分算法节点分配过程并进行调整,消除了经典层划分算法不能动态更新就绪节点列表选取节点进行划分的缺陷.实验结果表明,与层划分算法相比,所提出的改进层划分算法在模块数、执行延迟和跨模块间的I/O边数等三个方面均获得了改进.与现有的簇划分、增强静态列表、多目标时域划分、簇层次敏感等四种划分算法相比,新算法能获得最少的执行延迟,并且随着可重构处理单元面积的增大,模块数的均值也是最小的.
陈乃金江建慧陈昕周洲徐莹
关键词:可重构计算时域划分资源约束
纳米器件容错方法
进入新世纪以来,微电子技术继续按摩尔定律高速发展。与此同时,纳米电子技术进入应用阶段,由于纳米器件的高缺陷密度本质,很多研究机构开始容错研究。概括地讲,由于依靠分子自组装制作纳米器件时的化学和物理机制还不十分清楚,目前纳...
陈昕江建慧
关键词:自组装容错
文献传递
一种低成本触摸式汽车空调面板的设计
2020年
针对目前触摸控制的流行化趋势和车载控制器面板触摸化的需求,在综合考虑车载空调控制器面板的可靠性和经济性的基础上,提出了一种低成本,可靠性好,适合大规模生产的触摸控制面板的设计方案。设计中通过采用电容分压器电容检测为基本原理,应用用带数模转换模块的微控制器和柔性薄膜电极形成电容传感器的技术,成功实现了微小电压信号改变的检测。这些成果将在工程应用领域给车载触摸式面板的设计提供参考,推动汽车触摸面板在空间小、成本受限的区域上的应用。
龚振钧陈昕
动态可重构系统的时域划分及其行为级算法的定量分析被引量:1
2011年
对近20年来可重构系统的时域划分算法进行了分析,把它们分为网表级和行为级算法两大类.网表级时域划分算法主要采用网络流方法,使电路的面积、割网的个数等最小化,并使电路获得较小的时延和通信代价.我们对层划分、簇划分、增强静态列表调度、多目标时域划分等四种行为级时域划分算法进行了定量分析和比较,评价指标体系包括划分后的模块数、跨模块的输入/输出边数、划分后所有模块的执行总延迟.实验结果表明,层划分是四个算法划分后所有模块执行总延迟最小的;簇划分算法获得较少的跨模块的输入/输出边数;增强的静态列表调度和多目标时域划分两个算法在三个指标之间获得了一个好的折中.然而,这四个算法均没有考虑划分后的模块形状及模块的跨层映射成本.
陈乃金江建慧陈昕周洲徐莹潘诚
关键词:可重构计算粒度时域划分
SOI技术的发展思路被引量:5
2010年
对SOI技术的发展情况进行了概述。在此基础上,提出了新形势下SOI技术的发展思路。为了充分发挥SOI技术的优势,主要的思路是对影响器件稳定性的因素采取抑制方法、通过新结构和新材料的研究来应对硅基集成电路的固有弱点、通过关键技术攻关来应对SOI技术应用于射频及模拟和M/S电路时的物理模型问题、通过创新来推进SOI技术与新技术领域的融合。
陈昕
关键词:浮体效应自加热效应
面向卷积神经网络的硬件加速器设计方法被引量:1
2021年
为满足实际应用对卷积神经网络(CNN)推理的低时延、小体积和高吞吐率等要求,设计了一个采用如下优化方法的加速器:针对外存访问带宽限制,基于设计空间探索确定循环分块因子以最大化数据重用;针对CNN计算密度高,采用循环展开技术充分挖掘四种计算并行度;内存池、乒乓缓存和动态数据量化等技术用于管理片内外存储资源。将生成加速器流程封装为CNN加速框架;采用生成的加速器实现了AlexNet网络,仿真结果表明,该设计最高可达1 493.4 Gops的计算峰值,是被比较工作的多达24.2倍,DSP效率也超过了其他设计方法,最低为1.2倍,实现了CNN快速部署,开发效率高,加速性能优异。
孙明陈昕
关键词:设计空间探索乒乓缓存数据重用
Halo结构器件研究综述
2009年
随着集成电路产业的迅速发展,CMOS工艺已进入≥22nm特征尺寸的研究。讨论了Halo结构在当前工艺尺寸等比例缩小挑战背景下的应用情况。与传统长沟器件结构进行了比较,指出由于短沟效应(SCE)和漏致势垒降低(DIBL)效应需要专门工艺来克服,Halo注入通过在沟道两侧形成高掺杂浓度区,达到对SCE和DIBL进行有效抑制的目的,现已成为备受关注的结构。针对有关Halo的研究内容进行综述,并对其在CMOS工艺等比例缩小进程中所起的作用进行评述,对Halo的发展趋势进行了展望。
陈昕
关键词:HALO结构短沟效应
共1页<1>
聚类工具0