洪先龙
- 作品数：244 被引量：246H指数：8
- 供职机构：清华大学更多>>
- 发文基金：国家自然科学基金国家高技术研究发展计划国家重点基础研究发展计划更多>>
- 相关领域：电子电信自动化与计算机技术理学一般工业技术更多>>
- VLSI布图中基于XML中间数据源的数据表示
- 2004年
- 集成电路设计工艺进入超深亚微米后,互连线效应影响增大,使得布图过程复杂性增加。这对能够支持多层次、多迭代、结构化设计过程的EDA设计系统数据的模型与管理产生了迫切需求。文章设计了基于XML可扩展的中间数据源表示方法及其支撑构架,并实现了版本控制和增量数据的表示与集成,大大降低了异构数据源互访的复杂度。
- 蔡琪周强经彤洪先龙
- 关键词：布图增量数据
- 标准单元总体布线时障碍下的直角Steiner树方法
- 标准单元总体布线时障碍下的直角Steiner树方法属于集成电路计算机辅助设计技术领域，其特征在于：它首先将所有障碍视为不存在，求得待连线网的端点集在无障碍下的Steiner树即预－Steiner树；然后，使预－Stein...
- 洪先龙经彤杨旸朱祺王垠
- 文献传递
- 基于线网分类的模拟电路自动布线器被引量：2
- 2008年
- 提出一种基于线网分类的模拟电路自动布线方法,并设计实现了一种基于线网分类的模拟电路布线器NCARouter.基于模拟电路性能要求,布线器中的线网被分为关键线网、普通线网和电源/地线网3种类型.同时,模拟电路的性能约束被转化为线网的属性描述,包括几何约束(如对称)、电学约束(如匹配)、寄生参数描述等.此外,针对不同类型的线网,该布线器使用了不同的布线算法,以满足总体性能约束.实验结果表明,该布线器不仅能很好地完成布线,还能确保满足模拟电路各种性能要求.
- 杜昶旭蔡懿慈洪先龙梁军
- 关键词：电子设计自动化
- 基于Sakurai模型的时延驱动Steiner树算法被引量：3
- 1999年
- 时延驱动的Ｓｔｅｉｎｅｒ树构造算法是时延驱动总体布线的基础．本文首先简介了求解最佳Ｓｔｅｉｎｅｒ树的Ｄｒｅｙｆｕｓ－Ｗａｇｎｅｒ算法．随后通过引入Ｓａｋｕｒａｉ时延模型，提出了直接基于Ｓａｋｕｒａｉ模型的提高线网时延性能的时延驱动ＤＷ算法．当集成电路工艺的特征宽度较小时，该算法求得的Ｓｔｅｉｎｅｒ树中关键点的时延值，明显小于ＩＤＷ和ＣＦＤ算法的结果．
- 鲍海云洪先龙蔡懿慈乔长阁
- 关键词：ICSTEINER树
- 消除由耦合电感引起串扰的标准单元总体布线方法
- 消除由耦合电感引起串扰的标准单元总体布线方法属于标准单元集成电路计算机辅助设计技术领域，其特征在于：它是一种在已经经过布线拥挤、电路时延优化而得到的总体布线初始解的基础上，根据用户设定的串扰约束来进行串扰消除的方法。在消...
- 洪先龙经彤张凌许静宇梁敬弘
- 文献传递
- 基于图同构的面向模拟电路布局的对称约束提取方法
- 基于图同构的面向模拟电路布局的对称约束提取方法属于模拟电路自动布局技术领域，其特征在于：用二分图表示电路器件间的连接关系，并为图中各节点计算一个label值，以集中反映它与其周边节点的拓扑连接关系；当两个节点label值...
- 董社勤洪先龙陈松苏毅郝庆生
- 文献传递
- 消除拥挤的多层总体布线新流程
- 2008年
- 提出一种在布线前进行层分配的总体布线算法,基于一个多层布线的新流程,使用包含线网所有端点的边界盒来估计线网拥挤度,并基于拥挤度均匀的目标把线网分配到不同层对上.该算法已经实现并进行了测试,实验结果证明了其有效性.
- 梁敬弘洪先龙经彤
- 关键词：总体布线
- 基于部分随机行走的电源线/地线(P/G)网络快速求解算法
- 随着工作频率的不断提高,集成电路信号分析逐渐趋向模拟信号的瞬态分析.RLC电路作为最常见的模拟电路模型,由于规模越来越大,现有的分析理论无法满足集成电路信号分析的需要。根据我们在电源线/地线(P/G)网络的研究成果,本文...
- 骆祖莹王国璞蔡懿慈洪先龙SheldonX.-D.Tan
- 文献传递
- 性能驱动总体布线的关键技术及研究进展被引量：11
- 2001年
- 在计算机软件领域 ,超大规模集成电路技术的迅猛发展迫切需要高性能 CAD工具——电子设计自动化(EDA)软件工具的支持 .与物理设计相关的 CAD技术称为布图设计 ,总体布线是布图设计中一个极为重要的环节 .目前 ,在深亚微米、超深亚微米工艺下的超大规模、甚大规模集成电路设计中 ,性能驱动总体布线算法已成为布图设计中的一个国际研究热点 .针对这一热点 ,分析了性能驱动总体布线算法研究中亟待解决的关键技术 ,并详细阐述了国内外的重要相关研究工作进展情况 .
- 经彤洪先龙蔡懿慈鲍海云许静宇
- 关键词：总体布线超深亚微米工艺超大规模集成电路布图设计电子设计自动化
- 基于序列对表示的对齐约束模块布局算法(英文)被引量：2
- 2003年
- 在片上系统(SOC)的设计中,常常需要把某些单元摆放在某一预定坐标线附近相对较小的区域内,这一约束的来源是,在总线结构中,通过总线传递的数据,应当同步地出现在总线上,不能有较大的时延,对带有预定坐标线对齐(PCA)约束的模块布局问题进行研究,导出了约束模块之间的一系列关系,由此得到满足约束布局的必要条件。并且设计了多项式时间复杂度的算法,能够确保得到可行的模块布局。使用ami33和ami49对该算法进行了测试。实验结果证明,算法是有效的。
- 刘锐洪先龙董社勤顾钧
- 关键词：序列对
