您的位置: 专家智库 > >

李小进

作品数:102 被引量:96H指数:4
供职机构:华东师范大学更多>>
发文基金:国家自然科学基金上海市科学技术委员会资助项目国家科技重大专项更多>>
相关领域:电子电信自动化与计算机技术文化科学电气工程更多>>

文献类型

  • 60篇专利
  • 38篇期刊文章
  • 3篇学位论文
  • 1篇会议论文

领域

  • 54篇电子电信
  • 7篇自动化与计算...
  • 3篇文化科学
  • 2篇电气工程
  • 1篇机械工程
  • 1篇一般工业技术
  • 1篇理学

主题

  • 19篇电路
  • 17篇晶体管
  • 14篇场效应
  • 11篇场效应晶体管
  • 10篇沟道
  • 9篇NBTI
  • 8篇可重构
  • 7篇阈值电压
  • 7篇集成电路
  • 7篇存储器
  • 6篇硬件
  • 6篇滤波器
  • 5篇硬件资源
  • 5篇纳米
  • 5篇寄生电容
  • 4篇电感
  • 4篇电路设计
  • 4篇电压
  • 4篇栅极
  • 4篇数字频率合成

机构

  • 102篇华东师范大学
  • 14篇上海集成电路...
  • 2篇山东科技大学
  • 2篇南通大学
  • 2篇上海华力微电...
  • 1篇南通工学院
  • 1篇华南理工大学
  • 1篇中国科学院

作者

  • 102篇李小进
  • 41篇石艳玲
  • 41篇赖宗声
  • 27篇孙亚宾
  • 7篇田应洪
  • 7篇刘赟
  • 6篇雷奥
  • 6篇陈亦灏
  • 6篇郑宇
  • 6篇赖琳晖
  • 5篇初建朋
  • 5篇张润曦
  • 5篇郑芳林
  • 5篇顾彬
  • 4篇孙立杰
  • 4篇李庆利
  • 4篇曾严
  • 3篇游淑珍
  • 3篇石春琦
  • 3篇胡少坚

传媒

  • 14篇微电子学
  • 8篇微电子学与计...
  • 7篇电子器件
  • 1篇电子测试
  • 1篇半导体技术
  • 1篇Journa...
  • 1篇电视技术
  • 1篇计算机工程
  • 1篇电路与系统学...
  • 1篇固体电子学研...
  • 1篇集成电路应用
  • 1篇现代电子技术
  • 1篇第八届敏感元...

年份

  • 4篇2024
  • 4篇2023
  • 6篇2022
  • 5篇2021
  • 5篇2020
  • 7篇2019
  • 4篇2018
  • 7篇2017
  • 5篇2016
  • 1篇2015
  • 4篇2013
  • 7篇2012
  • 10篇2011
  • 4篇2010
  • 4篇2009
  • 5篇2008
  • 8篇2007
  • 5篇2006
  • 3篇2005
  • 1篇2004
102 条 记 录,以下是 1-10
排序方式:
一种源漏双掺杂可重构场效应晶体管
本发明公开了一种源漏双掺杂可重构场效应晶体管,包括鳍型沟道,设于鳍型沟道两端具有三层结构的源端和漏端,设于鳍型沟道左右两侧对称分布的边墙,与边墙接触、三面包裹鳍型沟道且对称分布于鳍型沟道左右两侧的栅极氧化物,三面包裹栅极...
孙亚宾张芮石艳玲刘赟李小进
纳米片环栅场效应晶体管金属功函数波动电路仿真方法
本发明公开了一种纳米片环栅场效应晶体管金属功函数波动电路仿真方法,属于微电子器件领域。该电路仿真方法首先基于BSIM‑CMG模型对纳米片环栅场效应晶体管的IV以及CV数据对其进行全局模型提取,再利用计算公式得到金属功函数...
徐思逸孙亚宾石艳玲李小进
802.11a频率同步和信道估计的分析及ASP实现
2007年
分析了802.11a无线局域网(WLAN)OFDM基带接收系统中频率同步和信道估计算法的运算特点。针对实际算法的特点,设计了一个面向应用的专用DSP处理器(ASP),利用ASP可以以软件方式实现802.11a前导序列的接收。经实际流片验证表明,该设计可以实现11a前导序列接收的各种基带处理运算,具有高度的灵活性和较小的芯片面积。
初建朋李小进赖宗声
关键词:正交频分复用软件无线电软硬件协同设计无线局域网
一种高速Viterbi译码器幸存路径管理模块的改进结构被引量:3
2007年
针对高速Viterbi译码器的高速,低延迟,低电路复杂度的要求,在分段执行的Hybrid Trace Forward方法的基础上,提出了一种新的幸存路径管理模块(SMU)结构—固定段长的结构。对于(m,n,k)的Viterbi译码器,约束长度为k,则固定段长为k-1,既节省了存储空间,又消除了回溯过程,从而降低了延迟时间和电路复杂度。文中设计了一个(2,1,7)Viterbi译码器的SMU模块,采用固定长度为6的结构。相比于传统的分段执行的Hybrid Trace Forward结构,译码延迟减小了17%,输出数据间隔减小了33%,并且省去了存储器的使用。
陈亦灏李成诗李小进赖宗声
关键词:延迟时间
考虑NBTI效应的逻辑门退化延迟模型
2018年
基于45nm PTM模型,采用Hspice对基本逻辑门进行了仿真,并使用Matlab对仿真数据进行了三维延迟曲面拟合。在这些仿真基础上,建立了关于输入信号翻转时间t_i、输出负载电容C_L、阈值电压变化量ΔV_(th)的传播延迟t_p和输出翻转时间to的计算模型。采用时延模型对基准测试电路ISCAS85-C17进行了计算,并将计算结果与Hspice仿真数据进行了对比。结果表明,在仿真范围(t_i=0~100ps,C_L=0~2fF,ΔV_(th)=0~50mV)内,该时延模型计算值与仿真数据的相对误差在±10%以内。该模型及其计算方法可适用于大规模数字IC的可靠性设计。
郭海霞王燕玲李小进孙亚斌石艳玲
关键词:负偏压温度不稳定性
一种用于存储的三栅可重构场效应晶体管
本发明公开了一种用于存储的三栅可重构场效应晶体管(RFET),设于沟道左右两侧对称分布的边墙,沟道中间区域由锗硅环绕,与边墙接触、环绕沟道的栅极氧化物,两个极性栅极对称分布两侧并环绕于栅极氧化物,控制栅极环绕在锗硅上的栅...
孙亚宾邹欣宇石艳玲李小进
一种三维MOS器件栅围寄生电容模型获取方法
本发明公开了一种三维MOS器件栅围寄生电容模型的获取方法,包括:步骤一:划分三维MOS器件栅围寄生电容,得到包含平行板电容和垂直板电容的基本电容结构模型;步骤二:近似计算所述基本电容结构模型的单元电容;步骤三:基于保角变...
郑芳林孙立杰任佳琪刘程晟石艳玲李小进孙亚宾
单界面陷阱对7nm P型GAAFET性能影响研究
2020年
采用3D TCAD软件仿真分析了单界面陷阱对7 nm P型全环栅场效应晶体管DC和AC性能的影响。研究结果表明:单个陷阱能使转移特性曲线发生严重偏移;当单界面陷阱位于沟道中心附近且陷阱能级靠近导带时,对关态电流和阈值电压的影响最大;陷阱使栅电容的相对变化量小于1%;环栅晶体管沟道长度和纳米线直径的缩小会加重陷阱对器件性能的影响,高介电常数材料的Spacer可减小陷阱引起的沟道能带弯曲程度,从而缓解陷阱对器件性能的影响。在调节器件结构参数使器件性能最大化的同时,应使陷阱对器件性能的影响最小化。
张珀菁李小进禚越孙亚宾石艳玲
关键词:阈值电压
22 nm FDSOI器件的制备与背偏效应研究被引量:1
2019年
提出了一种基于后栅极工艺的22 nm全耗尽绝缘体上硅(FDSOI)器件的制备方法。基于电学测试结果,分析了器件的基本性能,研究了背栅偏压对器件性能的影响。结果表明,器件的开关电流比比较高、亚阈值摆幅较小,符合产业的一般标准。背栅偏压对长沟道和短沟道器件的阈值电压均有明显的影响。电路设计人员可以根据不同需求,选择工作在正向体偏置(FBB)模式或者反向体偏置(RBB)模式的器件。
李亦琨孙亚宾李小进石艳玲王玉恒王昌锋廖端泉田明
关键词:阈值电压
一种混合基2/4蝶型运算核
本发明公开了一种混合基2/4蝶形运算核,包括复数乘法器、复数加法器、复数减法器、与门、二选一选择器和复数相乘模块;其中,混合基2/4蝶形运算核可被动态配置成单个基4电路模式或两个并行基2电路模式。本发明可以在提高电路处理...
李小进赖宗声
文献传递
共11页<12345678910>
聚类工具0