李威
- 作品数：39 被引量：25H指数：4
- 供职机构：中国科学院电子学研究所更多>>
- 发文基金：国家自然科学基金国家科技重大专项全球变化研究国家重大科学研究计划更多>>
- 相关领域：电子电信自动化与计算机技术天文地球更多>>
- 具有逻辑运算和数据存储功能的可编程功能产生单元
- 本发明公开了一种FPGA电路中的k输入可编程功能产生单元。该功能产生单元由写操作控制模块、MC阵列、读操作控制模块构成。其中，写操作控制模块在细粒度RAM写操作时实现地址译码、写使能及时钟同步等功能。MC阵列中采用了一种...
- 杨海钢李威高丽江
- 文献传递
- 控制码锁存电路及时钟数据恢复电路
- 本发明提供了一种控制码锁存电路，包括：移位寄存器；或非门，其输入端连接所述移位寄存器的输出端，并输出锁定判断信号Lock；控制码平衡点判断电路，其输入端连接所述移位寄存器的输出端，复位端连接所述或非门的输出信号Lock，...
- 杨海钢李天一许晓冬尹韬李威
- 文献传递
- 可编程逻辑器件与FPGA芯片设计
- 可编程逻辑器件在通信、工控、军事等领域的应用日趋广泛，可编程逻辑芯片的设计研究也逐步受到重视.本文结合Altera公司的产品介绍了目前可编程逻辑器件中的应用最广泛的两类器件CPLD和FPGA.最后介绍了本课题组FPGA芯...
- 辛卫华杨海钢李兴政董方源刘军华孙嘉斌彭科屈小刚程海岳磊李威
- 关键词：可编程逻辑器件CPLD芯片FPGA芯片查找表
- 可编程信号处理单元
- 本发明提供了一种基于功能产生单元的可编程信号处理单元。该可编程信号处理单元中采用了一种同时具有逻辑运算和数据存储功能的功能产生单元，搭配灵活的多路选择器连接，使得本发明的可编程信号处理单元结构既能够存储配置数据以实现独立...
- 杨海钢李威高丽江
- 文献传递
- 带内部反馈的自适应查找表模块
- 本发明提供了一种带内部反馈的自适应查找表模块。该自适应查找表模块包括：第一查找表；第二查找表；第一2选1多路选择器，其第一输入端口连接至第一查找表的输出端口，其第二输入端口连接至自适应查找表模块的输入端[2k‑3]，其控...
- 杨海钢林郁贾瑞李天一郭珍红杜方清王飞李威魏金宝
- 文献传递
- 基于单驱动和多驱动通道形式组合的FPGA互连结构研究被引量：1
- 2010年
- 单驱动实现和多驱动实现是FPGA中单向互连通道的两种实现形式。该文讨论了二者在版图面积、延时等方面的差异,以及它们各自对通道结构的限制。提出在互连结构中将两种实现形式进行组合。并给出一种有效的结构设计方法,通过两级优化得到了面积延时积最优情况下对应的互连线段长度组合方式以及互连实现形式组合方式。与其他结构相比,使用该文方法得到的50%长度为6的单驱动电路,25%长度为8的多驱动电路和25%长度为8的单驱动电路的组合结构,改进了57%～86%的面积延时积。
- 李威杨海钢黄娟
- 关键词：FPGA互连结构
- 一种包含可定制熔丝配置模块的可编程逻辑电路
- 本发明公开了一种可定制的可编程逻辑电路，其配置位由可定制的静态存储器(SRAM)配置单元和可切换为熔丝位控制的可定制熔丝配置单元共同构成。在实现定制电路时，按照一定流程，通过更改有限层金属掩膜版，实现将部分电路功能固化，...
- 杨海钢黄志洪陈柱佳张丹丹李威高丽江杨立群
- 文献传递
- 基于与非锥的新型FPGA逻辑簇互连结构研究
- 2015年
- 该文针对新型FPGA可编程逻辑单元与非锥(And-Inverter Cone,AIC)的结构特性,提出一系列方案以得到优化的逻辑簇互连结构,包括:移除输出级交叉矩阵,单级反相交叉矩阵,低负载电路优化,将反馈和输出选择功能分开,限制AIC输出级数的基础上移除中间级交叉矩阵,与LUT架构进行混合等。通过大量的实验,得出针对面积延时积最优的AIC簇互连结构,与Altera公司的FPGA芯片Stratix-IV结构相比,该结构逻辑功能簇本身面积减小9.06%,MCNC应用电路集在基于优化的AIC FPGA架构上实现的平均面积延时积减小40.82%,VTR应用电路集平均面积延时积减小17.38%;与原有的AIC结构相比,簇面积减小23.16%,MCNC应用电路集平均面积延时减小27.15%,VTR应用电路集平均面积延时积减小15.26%。
- 黄志洪杨海钢杨立群李威江政泓林郁
- 可编程逻辑阵列减少毛刺的低功耗布线算法被引量：4
- 2010年
- 随着集成电路工艺的进步和集成度的提高,功耗成为制约FPGA发展的主要问题.为此提出一种减少毛刺的FPGA低功耗布线算法.通过修改代价函数,在布线过程中动态地调节信号的路径,使信号到达查找表输入端的时间基本趋于一致,从而减少毛刺,降低电路的动态功耗.该算法从软件方面来减少毛刺,不需要增加任何硬件电路开销.在运算时间相同的情况下,将文中算法与VPR布线算法进行比较.实验结果表明,该算法平均能消除23.4%的毛刺,降低5.4%的功耗,而关键路径延时平均仅增加1%.
- 黄娟杨海钢李威谭宜涛崔秀海
- 关键词：FPGA毛刺代价函数动态功耗
- 一种用于加速FPGA设计空间探索的电路特性驱动半监督建模方法被引量：3
- 2015年
- 该文提出一种电路特性驱动的半监督建模方法来探索FPGA架构设计空间。通过加入电路特性作为输入来构建一个通用的FPGA性能模型,该方法能够精确预测指定电路在特定FPGA架构上实现的性能。实验结果显示该方法在预测电路在FPGA上实现的面积时,平均相对误差达到6.25%;预测延时时,平均相对误差可达4.23%,具有与半监督模型树(Semi-supervised Model Tree,SMT)方法可比的预测精度。同时,该文方法加速了FPGA性能建模过程,与SMT方法比较,在6核Intel服务器平台Intel Xeon E7-4807上,探索具有百万架构的FPGA设计空间时,该文方法可将时间成本由500 h降低为250 h。
- 杨立群李威黄志洪孙嘉斌杨海钢
- 关键词：电路特性
