您的位置： 专家智库 > >

孟海波

作品数：5 被引量：5H指数：1
供职机构：中国科学院计算技术研究所更多>>
发文基金：国家高技术研究发展计划更多>>
相关领域：自动化与计算机技术更多>>

合作作者

文献类型

  • 2篇期刊文章
  • 2篇科技成果
  • 1篇学位论文

领域

  • 5篇自动化与计算...

主题

  • 2篇片上系统
  • 2篇总线
  • 1篇低功耗
  • 1篇低功耗设计
  • 1篇电源
  • 1篇片上总线
  • 1篇嵌入式
  • 1篇嵌入式处理器
  • 1篇强实时
  • 1篇仲裁算法
  • 1篇总线架构
  • 1篇系统集成
  • 1篇芯片
  • 1篇互联
  • 1篇架构
  • 1篇功耗
  • 1篇功耗设计
  • 1篇核结构
  • 1篇SOC设计
  • 1篇32位嵌入式...

机构

  • 5篇中国科学院

作者

  • 5篇孟海波
  • 3篇张志敏
  • 1篇傅亮
  • 1篇常晓涛
  • 1篇王达
  • 1篇范东睿
  • 1篇孙凝晖
  • 1篇唐志敏
  • 1篇张浩
  • 1篇叶笑春
  • 1篇梅张雄
  • 1篇潘杰
  • 1篇金鸿玲
  • 1篇孙文钦
  • 1篇宋风龙
  • 1篇李国杰

传媒

  • 1篇高技术通讯
  • 1篇计算机辅助设...

年份

  • 1篇2014
  • 1篇2011
  • 2篇2008
  • 1篇2004
共 5 条 记 录，以下是 1-5
全选 清除 导出
排序方式：
基于精确预测的自适应运行时电源门控技术被引量：1
2011年
为降低深亚微米工艺集成电路的工作模式下的静态功耗，提出了一种基于功能部件空闲周期精确预测机制的结构级运行时电源门控技术。该技术通过在龙芯1号处理器体系结构的基础上构造的指令执行预测器来获得对各运算功能部件空间周期的精确预结果，并将预测结果与事先测得的运算功能部件电压域的能量损益均衡时间及唤醒时间加以比较，功耗管理单元便能够自适应地捕捉程序执行过程中各电压域细粒度的电源门控时机，同时实现对关断电压域的提前唤醒。采用SMIC 90mm工艺的实验结果表明，该技术以7．5％的处理器面积开销显著降低了运算功能部件在基准测试程序执行期间的静态功耗。
孙文钦孟海波
关键词：低功耗设计
基于传输时间精确预测的片上总线仲裁算法被引量：4
2008年
片上系统中各主设备有不同的实时性和带宽要求,它们竞争使用片上系统总线.总线仲裁器采用各种仲裁算法试图满足实时性和带宽要求,但已有算法很难同时满足这两方面的要求.提出一种基于传输时间精确预测的仲裁算法,采用该算法的仲裁器能够精确地预测在当前仲裁机制下各个请求的完成时间,因此能判断哪些主设备的实时性可能会被违反,从而提前改变总线仲裁策略以满足各主设备实时性要求.同时,采用该算法后仲裁器并行比较主设备的实际传输带宽和需求带宽的差别,及时调整优先权以实现对带宽的精确分配.实验结果表明,该算法比常见的5种算法在实时性要求满足百分比方面平均提高66.47%,很好地满足了各主设备在各种情况下的强实时要求.
孟海波张志敏
关键词：片上系统片上总线仲裁算法
片上系统多层次互联技术研究
随着微电子技术的不断发展，单芯片内集成计算机系统已经成为可能，片上系统在最近十多年里得到了飞速发展。在片上系统设计中，芯片的性能、面积、功耗、可测试性、兼容性、可靠性和稳定性等是设计者关注的主要方面。目前，片上系统实现的...
孟海波
关键词：片上系统SOC设计总线架构
高速32位嵌入式CPU开发
张志敏金鸿玲梅张雄傅亮常晓涛孟海波潘杰
中科SOC在863项目“高速32位嵌入式CPU开发”的基础上研究L*BUS（由ASB、OEB和DCR三总线组成）总线仲裁和互连机制，将龙芯1号CPU IP核化，并开发接口IP核（SDRAM接口、PCI总线接口、Local...
关键词：
关键词：IP核嵌入式处理器系统集成
高性能众核结构设计及验证技术
范东睿张浩叶笑春孙凝晖王达宋风龙李国杰唐志敏张志敏孟海波
该成果属于信息技术领域。高性能CPU芯片设计和制造是信息产业的核心技术之一，成果开展了面向高性能众核结构设计及验证关键技术的研究。主要的技术创新点有：1.提出了一种针对片上众核结构共享末级缓存的改进的LFU替换算法，该方...
关键词：
关键词：CPU芯片
全选 清除 导出
共1页<1>
聚类工具0