朱正
- 作品数：5 被引量：6H指数：2
- 供职机构：复旦大学更多>>
- 相关领域：电子电信自动化与计算机技术经济管理更多>>
- 一种用于E1/T1接口电路的全数字锁相环
- 2000年
- 提出了一种直接实现的一阶全数字锁相环时钟提取电路 ,通过鉴相窗口拓宽、高倍采样、噪声滤波、输出相位累加器比特泄漏等改进算法 ,使电路完全能满足 AT&T和 ITU标准规定的相位抖动传递函数和输入抖动容限的要求。该电路具有简单、实用。
- 朱正任俊彦
- 关键词：数字锁相环噪声滤波集成电路
- STP理论在房产项目营销中的应用研究
- 本文通过对目前房地产发展趋势的研究，结合对新形势下的房地产全流程操作深入分析，参考其他的先进营销理论，详细的分析了如何在房地产营销中应用STP理论。为了更好的论述STP理论的意义和实施，笔者在编写过程中研究和分析了大量知...
- 朱正
- 关键词：房地产项目营销
- 文献传递
- 用于时钟恢复电路的低抖动可变延迟线锁相环电路被引量：2
- 2001年
- 文中给出了一个基于压控可变延迟线的电荷泵锁相环电路的设计 ,用于时钟恢复电路中采样时钟沿的定位 ,它的工作不受环境和工艺的影响 ,保证了采集数据的准确性。应用于延迟线中的改进的延迟单元有效地减小了相位抖动 ,环路滤波电路的设计避免了电荷重新分配引入的影响。电路采用 0 .35μm TSMC的 MOS工艺 ,在 3.3V的低电压下工作 ,模拟得到在最坏情况下 ,单个延迟模块的相位抖动为 2 0 ps,输出静态相位误差仅
- 李曙光朱正郭宇华任俊彦
- 关键词：锁相环时钟恢复电路延迟线锁相环电路
- 一种全CMOS工艺吉比特以太网串并-并串转换电路被引量：4
- 2002年
- 本文介绍了一种单片集成的吉比特以太网串并-并串转换电路。在芯片中,模拟锁相环产生1.25GHz高速时钟(当芯片用于光纤网络,时钟速率就为1.06GHz),同时一个10到1多路选择器完成并行数据到串行的转换。在接收端,差分输入信号依次经过均衡电路、双端-单端转换电路转换成数字信号。同时,数据和时钟提取电路提取出时钟,并将数据重新同步。最后,串并转换电路完成串行-并行转换和字节同步。实验芯片采用0.35mm SPTM CMOS工艺,芯片面积为1.92㎜2,在最高输入输出数据波特率条件下的功耗为900mW。
- 朱正邱祖江任俊彦杨莲兴
- 关键词：CMOS工艺以太网计算机网络
- 高速以太网串并-并串转换电路
- 该论文介绍了一种CMOS工艺单片集成的千兆以太网串并-并串转换电路.芯片中采用了一个模拟锁相环产生1.25GHz的高速时钟,同时由一个10到1的时分多路选择器完成并行数据到串行数据的转换.在接收端,高速的差分输入信号首先...
- 朱正
- 关键词：千兆以太网锁相环均衡器时钟提取收发器
- 文献传递
