公共文化服务平台

逐次逼近ADC无源器件的匹配性与高层次模型被引量：3: 2011年; 对逐次逼近A/D转换器的无源器件匹配性进行了研究.基于理论分析,明确了电荷再分配结构、电压等比例缩放结构以及混合结构等几种典型逐次逼近A/D转换器对无源器件网络匹配性的具体要求,并利用Matlab工具,通过建立逐次逼近A/D转换器无源器件匹配性高层次模型对理论分析结果进行了验证.在此基础上提出了一种基于单位电容缩放的新型电荷再分配结构,在不提高无源器件匹配性要求的前提下,利用单位电容取代原有缩放电容并增加一定的时序控制,有效地解决了传统电容缩放结构中缩放电容工艺实现困难以及对寄生电容敏感的问题,适合片上系统的嵌入式应用.; 佟星元杨银堂朱樟明刘帘曦; 关键词：模数转换器无源器件匹配性

一种应用于流水折叠式A/D转换器的失调抵消预放大器被引量：2: 2012年; 根据流水折叠式A/D转换器的应用要求,设计了一种失调抵消预放大器.采用开关电容电路实现失调存储技术,以减小输入失调电压对转换精度的影响,并通过引入MOS电容实现回馈噪声中和技术.基于SMIC 0.18μm CMOS工艺,在1.8V电源电压、200MHz时钟频率下,对所设计的预放大器进行了功能验证和蒙特卡洛分析.其失调方差仅为3.24mV,功耗为362μW.测试了整个10位100MS/s A/D转换器,最大INL和DNL分别为1.6LSB和0.6LSB.在fin=32MHz,fs=100MHz时,测得SFDR为55dB.; 李晓娟杨银堂; 关键词：预放大器 A/D转换器

单周期CRM PFC转换器的零交越失真优化设计被引量：2: 2012年; 为降低总谐波失真提高电源效率,基于单周期临界导通功率因数校正(PFC)转换器,研究了零交越失真现象的优化设计方法.采用周期性自启动定时电路,不论电感电流是否下降到零,及时触发新的开关周期,以避免由于电感反向漏电所引入的导通延迟,从而降低了零交越失真和总谐波失真;在辅助绕组和振荡器之间引入可调分流电阻,对电感电流进行实时监控,调整振荡器输出波形斜率,以控制PWM关断时间,有效改善输入电压零交越点附近的失真现象.输入线电压频率越高,优化效果越好.在50Hz 220 VAC条件下,输入电流为120mA,输出功率为36W,测得优化后的PFC转换器总谐波失真(THD)仅为3.8%,功率因数为0.988,负载调整率为3%,线性调整率小于1%,效率达到97.3%.理论和测试结果均表明:当交流输入线电压接近零值时,优化后系统的零交越失真及THD得到了有效降低,有效芯片面积为1.61mm×1.52mm.; 李娅妮杨银堂朱樟明强玮刘帘曦; 关键词：功率因数校正总谐波失真

8位高速低功耗流水线型ADC的设计技术研究被引量：3: 2015年; 采用7级子ADC流水线结构设计了一个8位80 Msample/s的低功耗模数转换电路。为减小整个ADC的芯片面积和功耗,改善其谐波失真和噪声特性,重点考虑了第1级子ADC中MDAC的设计,将整个ADC的采样保持电路集成在第1级子ADC的MDAC中,并且采用逐级缩放技术设计7级子ADC的电路结构,在版图设计中考虑每一级子ADC中的电容及放大器的对称性。采用0.18μm CMOS工艺,该ADC的信噪比(SNR)为49.5 d B,有效位数(ENOB)为7.98位,该ADC的芯片面积只有0.56 mm2,典型的功耗电流仅为22 m A。整个ADC性能达到设计要求。; 居水荣刘敏杰朱樟明; 关键词：设计技术芯片面积低功耗信噪比

三维单芯片多处理器温度特性被引量：1: 2012年; 给出热阻矩阵的表达式,研究三维单芯片多处理器(3D CMP,three-dimensional chip-multiprocessor)的温度特性,通过Matlab分析热容、热阻和功耗对温度的影响.结果表明:减小热阻和功耗可以有效约束3D CMP的稳态温度;热容增大可以导致3D CMP温度上升时间变长,但不影响其最终稳态温度.; 王凤娟杨银堂朱樟明王宁张岩; 关键词：单芯片多处理器温度

12位逐次逼近模数转换器关键设计技术研究: 2015年; 采用逐次逼近方式设计了一个12 bit的超低功耗模数转换电路。为减小整个ADC的芯片面积、功耗和误差,提高有效位数,精确设计了该ADC的采样保持和高精度比较器的电路结构以及版图。采用0.18μm CMOS工艺,该ADC的信噪比(SNR)为72 d B,有效位数(ENOB)为11.7 bit,该ADC的芯片面积只有0.36 mm2,典型的功耗仅为40μW,微分非线性误差DNL小到0.6 LSB、积分非线性误差INL只有0.63 LSB。整个ADC性能达到设计要求。; 居水荣魏天尧朱樟明; 关键词：设计技术芯片面积低功耗

一种基于延时和带宽约束的纳米级互连线优化模型被引量：1: 2010年; 基于RLC互连线延时模型,通过缓冲器插入和改变互连线宽及线间距,提出了一种基于延时和带宽约束的互连功耗-缓冲器面积的乘积优化模型.基于90nm,65nm和45nm CMOS工艺验证了互连线优化模型,在牺牲1/3和1/2的带宽的前提下,平均能够节省46%和61%的互连功耗,以及65%和83%的缓冲器面积,能应用于纳米级SOC的计算机辅助设计.; 朱樟明郝报田李儒杨银堂; 关键词：延时带宽

考虑硅通孔的三维集成电路最高层温度模型被引量：5: 2012年; 针对三维集成电路最高层芯片,引入硅通孔面积比例因子r,提出了考虑硅通孔的温度解析模型.Matlab分析表明,在芯片堆叠层数及芯片工作状态相同的情况下,考虑硅通孔之后的芯片温度比未考虑硅通孔时要低;r越大,芯片温度越低;当芯片堆叠层数较多且r较小时,温度随着r的减小急剧上升;对于8层的三维集成电路,硅通孔面积比例因子的最佳范围为0.5%～1%.; 王凤娟朱樟明杨银堂王宁; 关键词：三维集成电路温度模型热管理

超低功耗逐次逼近寄存器型模数转换器的设计被引量：7: 2015年; 采用逐次逼近方式设计了一个12 bit的超低功耗模数转换器(ADC)。为减小整个ADC的芯片面积、功耗和误差,提高有效位数(ENOB),在整个ADC的设计过程中采用了一种改进的分段电容数模转换器(DAC)阵列结构。重点考虑了同步时序产生电路结构,对以上两个模块的版图设计进行了精细的布局。采用0.18μm CMOS工艺,该ADC的信噪比(SNR)为72 d B,有效位数(ENOB)为11.7 bit,该ADC的芯片面积只有0.36 mm2,典型的功耗仅为40μW,微分非线性误差小到0.6 LSB、积分非线性误差只有0.63 LSB。整个ADC性能达到设计要求。; 居水荣魏天尧朱樟明; 关键词：设计技术芯片面积低功耗

一种高性能BiCMOS差分参考电压源被引量：2: 2012年; 采用电流求和结构,提出了一种高性能BiCMOS差分参考电压源,引入零反馈补偿技术有效提高了差分参考电压的电源抑制比,电流求和温度补偿技术保证了差分参考电压的高精度、低温漂.基于ASMC0.35μm 3.3VBiCMOS工艺的仿真和测试结果表明,在低频和100MHz时,参考差分电压对电源噪声抑制比为78.1dB和66.7dB,对地线噪声抑制比为72.4dB和63.8dB,输出差分参考电压的平均温度系数为11×10-6/℃,有效芯片面积为2.2mm2,功耗小于15mW,可应用于14位100MHz流水线模/数转换中.; 赵磊杨银堂朱樟明刘帘曦; 关键词：带隙基准源 BICMOS

渝B2-20050021-1　渝公网安备 50019002500403号　违法和不良信息举报中心　互联网出版许可证　新出网证(渝)字10号

国家高技术研究发展计划(2009AA01Z258)