国家自然科学基金(61001130)
- 作品数：3 被引量：9H指数：2
- 相关作者：林伟白宝明李博何光华王雪鹏更多>>
- 相关机构：西安电子科技大学中国空间技术研究院更多>>
- 发文基金：国家自然科学基金长江学者和创新团队发展计划国家科技重大专项更多>>
- 相关领域：电子电信更多>>
- 多元LDPC码的动态扩展最小和译码算法被引量：3
- 2012年
- 多元LDPC码采用扩展最小和(EMS)算法进行译码时,若消息向量长度取值过小,则性能相对其采用多元和积算法(QSPA)有很大损失.针对该问题,提出了一种动态扩展最小和(D-EMS)译码算法.首先,基于Monte Carlo方法研究了消息向量中有效似然值在各GF(q)符号间的分布,得出随着译码迭代次数的增加,有效似然值逐渐集中于少部分符号.因此,D-EMS译码算法先将消息向量长度设为nm1,一定迭代次数后再将其截短为nm2,这样译码复杂度可得到有效降低.同时,为了降低译码器实数比较运算复杂度,D-EMS算法校验节点基本步骤采用检泡(BC)算法.复杂度分析和仿真结果表明,在合理的参数设置下,D-EMS算法在有效降低EMS算法译码复杂度的同时,其性能在AWGN和Rayleigh衰落信道下均逼近相应EMS算法,因此可有效应用于基于多元LDPC码的实际通信系统.
- 林伟白宝明王雪鹏
- 关键词：LDPC码有限域
- 采用EMS算法的多元LDPC译码器的FPGA实现被引量：6
- 2011年
- 针对多元低密度奇偶校验码(LDPC)译码器的资源消耗过大问题,设计了一种采用扩展最小和算法的低资源需求的多元LDPC译码器.采用以块为单位对信息进行迭代更新和Flooding传递调度策略的结构.为降低译码器的存储资源和逻辑资源,首先减小传递信息的深度,将变量节点更新和校验节点更新进行联合设计.同时,利用迭代时间差对变量节点更新和校验节点信息所需的资源进行复用.在具体实现中,对一个GF(64)域上码长为1044bit的非规则多元LDPC码,采用Xilinx公司XC4VLX60的现场可编程逻辑门阵列(FPGA)芯片设计了译码器.与现有文献相比,所提出的译码器结构可节约54%的存储资源和逻辑资源,且提高了译码速度和吞吐量.
- 何光华白宝明李博林伟
- 关键词：多元LDPC码有限域FPGA译码器
- 一类基于B_2(mod m)序列的准循环LDPC码
- 2012年
- 基于B2(modm)序列,提出一种构造二元低密度奇偶校验(LDPC)码的新方法.这类编码的校验矩阵列重为3、行重为任意整数,并且具有准循环(QC)结构.校验矩阵对应的Tanner图围长至少为8,对应的最小距离至少为12.当m为素数时,提出一种减少8环的方法,使得Tanner图中4类可能的8环中两类被完全消除.仿真结果表明,m为素数时新LDPC码的译码性能优于渐进边增长(PEG)算法随机产生的(准)规则LDPC码.此外,提出一种基于邻域扩展搜索的启发式算法,利用该算法可以获得长度接近或达到上界的B2(modm)序列.
- 张国华王新梅
- 关键词：围长迭代译码
