上海市国际科技合作基金(07SA04)
- 作品数：5 被引量：4H指数：1
- 相关作者：赖宗声陈子晏陈磊马和良张润曦更多>>
- 相关机构：华东师范大学南通大学更多>>
- 发文基金：上海市国际科技合作基金上海市科学技术委员会资助项目上海市教育委员会重点学科基金更多>>
- 相关领域：电子电信更多>>
- UHF RFID阅读器中可编程全差分低通滤波器的设计被引量：1
- 2008年
- 基于TSMC 0.25μm RF CMOS工艺,提出了一种应用于860～960 MHz UHF波段单片射频识别(RFID)阅读器的可编程全差分低通滤波器电路。该滤波器为6阶切比雪夫有源RC滤波器,其中的运放采用带共模反馈的全平衡差动放大器结构(FBDDA)实现了全差分的缓冲器。仿真结果表明:该电路可以通过3位信号控制位产生截止频率为400 kHz、600 kHz、800 kHz、1 MHz以及1.3 MHz的全差分低通滤波器,1 MHz处的点噪声为20 nV/(Hz)^(1/2),1 dB输入压缩点为15 dBm,3.3 V电源电压下电路消耗总电流为4.86 mA。
- 刘琳李萌陈磊陈子晏张润曦赖宗声
- 关键词：超高频射频识别
- 单片UHF RFID阅读器中VCO及其预分频器设计被引量：2
- 2008年
- 提出了一种应用于860～960MHz UHF波段单片射频识别(RFID)阅读器的低相位噪声CMOS压控振荡器(VCO)及其预分频电路。VCO采用LC互补交叉耦合结构,利用对称滤波技术改善相位噪声性能,预分频电路采用注入锁定技术,用环形振荡结构获得了较宽的频率锁定范围。电路采用UMC0.18μm CMOS工艺实现,测试结果表明:VCO输出信号频率范围为1.283～2.557GHz,预分频电路的频率锁定范围为66.35%,输出四相正交信号。芯片面积约为1mm×1mm,当PLL输出信号频率为895.5MHz时,测得其相位噪声为-132.25dBc/Hz@3MHz,电源电压3.3V时,电路消耗总电流为8mA。
- 陈子晏谢传文陈磊马和良张润曦赖宗声景为平
- 关键词：低相位噪声阅读器压控振荡器
- 单片UHF RFID阅读器中频率综合器的研究
- 2009年
- 根据EPC global C1G2射频协议要求以及我国的射频识别协议草案,提出了一种应用于860~960 MHz UHF波段单片射频识别(RFID)阅读器的3阶II型电荷泵锁相环(CPPLL)频率综合器,其输入参考频率为250 kHz。电路采用MOSIS IBM 0.18μm RF/MM CMOS工艺,仿真结果表明:锁相环输出频率范围为760 MHz^1.12 GHz,锁相环输出频率为900 MHz时,相位噪声为-113.1 dBc/Hz@250 kHz,-120.4 dBc/Hz@500 kHz。电源电压3.3 V,消耗总电流9.4 mA。
- 陈子晏张润曦石春琦陈磊马和良赖宗声景为平
- 关键词：频率综合器电荷泵锁相环阅读器超高频射频识别
- 符合EPC C1G2标准的阅读器数字基带编解码模块设计和FPGA验证
- 2009年
- 编解码模块是RFID阅读器数字基带的重要模块,负责对来自数据存储单元的信号编码以及对来自采样模块的信号解码。本文设计了符合EPC C1G2标准的阅读器数字基带部分的编解码模块,并且在FPGA上验证。编解码模块包括CRC编码和校验,PIE编码,FM0解码。FPGA验证结果显示该设计能够在协议规定的频率范围内正常工作。
- 周灏陈亦灏许帅赖宗声
- 关键词：循环冗余校验PIE
- 高性能多模可编程CMOS输出缓冲器的研究实现被引量：1
- 2008年
- 提出了一种应用于专用集成电路(ASIC)和FPGA高速IO接口的通用型数据输出缓冲器(Output Buffer)及其ESD(Electrostatic Discharge)保护电路。电路采用新型三组电源供电模式,通过编程点精确控制输出驱动能力,支持多达16种最常用的数据传输协议,电路采用SMIC0.18μm CMOS MM工艺实现。仿真结果表明:output buffer输出信号可满足所有协议的电气要求,支持的所有协议均至少可在250MHz频率下进行数据传输,传输延迟保持在660ps^1180ps之间。
- 陈子晏马和良陈磊杨华周灏谢传文赖宗声景为平
- 关键词：输出缓冲器静电保护电路
