国家高技术研究发展计划(2003AA1Z1340)
- 作品数：14 被引量：28H指数：3
- 相关作者：杨军凌明浦汉来金晶顾明更多>>
- 相关机构：东南大学上海交通大学更多>>
- 发文基金：国家高技术研究发展计划国家自然科学基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 基于物理α指数MOSFET模型的SRAM存储体单元优化被引量：1
- 2007年
- 存储体单元是静态随机存储器(SRAM)最基本、最重要的组成部分,它在改善系统性能、提高芯片可靠性、降低成本与功耗等方面都起到了积极的作用。该文采用物理α指数MOSFET模型建立了与SRAM存储体单元相关的功耗,延迟的性能模型,并结合存储体单元面积模型以及可靠性分析,提出了一种存储体单元结构优化方法。实验结果表明采用此优化方法得出的存储体单元结构降低了功耗,访问时间以及面积,与仿真结果相比误差小于10%,实验仿真结果证明了性能模型和优化方法的有效性和正确性。
- 顾明杨军
- 嵌入式微处理器的高层总线缓冲模型
- 2006年
- 本文针对嵌入式微处理器结构特征,提出了一种高层总线缓冲模型。随后根据提出的缓冲模型设计仿真算法,并根据实际的设备行为进行抽样统计分析,实现了带有缓冲设备的高层动态仿真。结果显示高层的仿真结果反映了实测电路级仿真的数据趋势,具有很好的一致性,证明了高层模型及仿真的有效性。
- 吴旭凡凌明杨军
- 关键词：嵌入式微处理器总线带宽
- 低位线摆幅的低功耗SRAM设计被引量：3
- 2006年
- 本文提出了一种低位线摆幅(LVBS)的低功耗SRAM结构。这种SRAM采用电荷分享方法降低位线电压幅值,在写操作时使得位线电压摆幅减少了50%,从而显著降低了位线动态功耗。同时本文还分析了由于位线电压降低带来的静态噪声容限(SNM)等问题。实验结果表明相比较常规SRAM,LVBSSRAM可以节约30%的动态功耗。
- 顾明薛骏杨军
- 关键词：低功耗动态功耗SRAM
- 一种基于电流变化监测的高速自适应数据处理电路设计
- 2005年
- 本文根据大规模集成电路对数据处理模块高速度、低误差的要求,提出了一种高速自适应数据处理电路结构的设计。该结构能够基于对并行数据处理模块电流的监测,自动选取数据处理速度最快的模块作为关键路径,从而自适应地调整电路整体时延。实验结果表明该结构可以满足高速数据处理电路在功能和性能上的要求。
- 季爱慈王世明
- 关键词：自适应调整电流监测数据处理时延系统集成电路
- 面向功耗优化的片上存储器分配策略被引量：5
- 2006年
- 综合考虑程序的数据块、全局变量、指令块,运用ECFG分析程序中对象间关系引发的容量和功耗影响,并考虑由于指令跳转带来的影响,最终结合ILP采用细化后的Knapsack算法,提出一种针对功耗优化的SoC片上存储器分配策略.仿真结果表明,采用该方法,存储子系统功耗可显著降低,一般达50%左右,最大可达95%以上.
- 金晶浦汉来凌明
- 关键词：片上存储器功耗
- 基于排队模型的总线缓冲估计
- 2006年
- 根据嵌入式微处理器结构特征,提出了一种基于具有优先级排队模型的总线接口缓冲估计方法.通过对系统的抽象,建立了总线缓冲的排队模型,然后给出详细的估计步骤.最后对结果进行了理论分析,并针对实例应用该方法进行了缓冲容量估计,估计结果同高层仿真结果进行了比较,证明了该方法的有效性.
- 吴旭凡杨军
- 关键词：嵌入式微处理器片上总线
- 基于DA和专用累加器的高性能DCT结构
- 2006年
- 提出了一种基于分布式算法(DA)和专用累加器的高性能DCT结构。该专用累加器由32压缩器、42压缩器、条件和选择器(CSS)和超前进位加法器构成,可以在单周期内实现来自LUT的四个部分积的累加。文章提出的结构以50%的额外硬件资源,实现基于循环累加的传统DA结构8倍的数据处理速度。分析了不同运算精度的条件下,DCT结构在面积和速度上的优化。该DCT结构设计采用TSMC 0.18μm工艺库,其工作频率可达120 MHz,达到每秒480兆像素的处理能力。
- 郭向东赵峰
- 关键词：离散余弦变换分布式算法
- 一种快速精确的多媒体反量化算法
- 2007年
- 考虑了定点SOC芯片的处理能力、存储空间限制,提出一种查找表和定点泰勒级数展开相结合的方法逼近非线性函数,并给出加速收敛的方法,用6阶泰勒级数展开就可以得到很高的精度.实验结果表明,需要存储空间减小为完全查找表法的15%,误差减小为Tsung-Han Tsai提出的改进查表法的33%[1].
- 戴麟杨军范志翔
- 关键词：片上系统泰勒级数
- 基于指令和存储器分析模型的性能分析方法
- 2006年
- 随着面向特定应用的系统集成芯片(Application-Specific SoC)大量涌现,在高层抽象级上分析应用软件在目标系统中的性能,对于指导底层设计,减少设计空间探索有着重要意义。本文基于指令执行流和内存访问流的分析,提出一种性能分析的新方法。该方法首先记录指令流和内存访问流,通过元素选取、匹配、解析,最终统计出指令执行时间和内存访问频度,进而分析系统性能。在系统设计早期应用该方法,不仅可以根据系统性能瓶颈针对性的指导底层硬件架构设计,而且可以精确分析系统性能。
- 金晶浦汉来凌明
- 关键词：系统性能评估
- 面向性能优化的片上存储器容量定制策略被引量：3
- 2005年
- 提出了一种SoC片上存储器容量定制策略.通过分析程序中频繁使用的指令块和数据块,建立片上存储器容量和程序性能之间的关系,然后计算出针对该程序性能的片上存储器最佳容量,并预知性能变化.实验结果表明,最佳容量一般不超过程序大小的4%,且程序性能提高显著,平均达到一倍.
- 浦汉来凌明
- 关键词：片上存储器
