国家高技术研究发展计划(2003AA1Z1070)
- 作品数：16 被引量：45H指数：4
- 相关作者：郑世宝黄琼珍陈颖琪何志沈东更多>>
- 相关机构：上海交通大学更多>>
- 发文基金：国家高技术研究发展计划更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 基于MIPS内核的HDTV SoC平台音频PCM输出模块的设计
- 2005年
- 介绍了基于MIPS4KcTM内核的数字高清晰度电视(HDTV)SoC平台,主要针对5.1声道的情况提出了该平台上系统的音频PCM输出模块的设计方案。并通过仿真与综合,验证了该模块能够达到系统总体设计的要求。
- 刘嘉龑孙军
- 关键词：MIPS处理器高清晰度电视
- H.264/AVC中去块效应环路滤波的VLSI实现被引量：8
- 2006年
- 提出了一种适用于H.264编解码环内去块效应滤波的VLSI结构。利用相邻4×4像素块间数据的依赖关系合理组织数据存储顺序,并通过增加本地SRAM,使垂直滤波数据来自本地,读写外部SDRAM的次数减半,从而大大减少滤波处理的周期数。设置转置寄存器,水平滤波和垂直滤波可共用一维滤波电路。仿真结果显示,一个宏块去块效应滤波仅需要230个周期。在0.18μm工艺下,最大频率100M时,综合逻辑门数为14K。
- 黄琼珍郑世宝杨宇红
- 关键词：去块效应滤波H.264环路滤波
- 高围长结构化LDPC码的构造方法被引量：2
- 2006年
- 提出了一种高围长结构化低密度校验码的构造方法。首先介绍了以准循环技术为基础的高围长结构化规则LDPC码的构造方法,并在此基础上构造了重复累加结构的准规则LDPC码和非规则LDPC码。仿真结果表明,用这种方法构造的规则码和非规则码都具有优良的性能,特别是非规则码的性能优于DVB-S2的非规则码。并且采用该构造方法可以构造各种码长和码率的LDPC码,适应不同领域的应用。
- 沈东余松煜朱慎立何志
- 关键词：低密度校验码
- 基于MIPS内核的HDTV-SoC平台总线接口模块
- 2005年
- 介绍了使用MIPS32TM4KcTM处理器作为CPU内核的高清晰度电视(HDTV)SoC平台,着重提出了该平台上系统总线接口(HIF)模块的设计方案。并通过仿真和综合实验,验证了该模块能够达到系统总体设计的要求。
- 周波孙军
- 关键词：MIPS系统级芯片总线FIFO
- 基于FPGA的DS/CDMA解扩解调模块设计与实现被引量：1
- 2006年
- 文中提出了一种DS/CDMA扩频调制和解扩解调系统模型,分析了该模型的扩频调制原理和解扩解调原理,跟着设计了用于实现解扩解调模块的射频电路和数字基带处理电路框图,分析了它们的组成及工作过程,采用的器件以及设计中用到的关键模块详细说明,最后介绍了该解扩解调模块应用的领域以及实际使用效果。
- 叶又元郑世宝
- 关键词：DS/CDMA码片速率AFCDDS
- 基于代数搜索法去环的结构化的LDPC码
- 2006年
- 文章将阐述一种结构化的LDPC码系列,包括规则码、非规则码、非规则RA码三种。这种结构把H矩阵分为3×k个块,而每个块都是由单位矩阵循环移位形成的。非规则就是在规则码结构上添加3×m个块,使得H矩阵前面部分列重从3变为6或者9,非规则RA码在非规则基础上将H阵最后部分(3×3块)换成2列下三角结构。生成这类H矩阵的方法就是以下要提到的代数搜索法。搜索法规则就是尽量将低次环去掉,保持H阵的高girth值。这个系列的LDPC码的好处就是译码器结构很好实现,RA码使编码也变得很简单;而完全去除4,6环,最小化8环的H阵结构又保证了LDPC码的性能。
- 何志支琤沈东朱慎立
- 关键词：低密度奇偶校验码RA码
- 一种用于数字视频媒体处理的SOC平台设计
- 2006年
- 提出了一种HDTV解码器片上系统(SoC)平台的设计,可进行多种IP核的集成,如MIPs CPU、HDTV视频解码器、视频处理器、OSD及外围IP设备,这些IP核分别可通过一个独立的接口与平台相连接。通过对总线和存储器访问带宽的估计,可以进行有效的数据通路管理。无需改变平台的系统结构就可灵活地添加新的功能,因此该SoC架构适合广泛地应用于数字视频媒体处理。
- 杨宇红郑世宝
- 关键词：系统架构
- 运用递归算法实现共用的MDCT和IMDCT结构被引量：11
- 2005年
- 在MPEG音频编码标准中,前向MDCT和后向MDCT是2个计算最复杂的部分。提出了一种有效的递归算法来同时实现任意长度的前向MDCT和后向MDCT。由于递归算法本身的特性,所提出的结构非常适合并行VLSI的实现。
- 邓宁周源华郭凯
- 关键词：音频编码
- 基于SoC平台设计的H.264/AVC CAVLC解码器被引量：10
- 2005年
- 提出了一种基于SoC平台的CAVLC解码器。在尽量减少时钟消耗的前提下,此解码器可以解码每个变换块中变换系数的熵编码码流,并将结果按照块扫描顺序并行输出。通过在XILINX的ISE6.0FPGA开发软件下仿真及分析表明,在120MHz时钟时可以满足10Mb/s码率下H.264标准中Level3.0的性能要求。
- 路奇方向忠刘凌志
- 关键词：H.264/AVC变长编码解码器
- 基于MIPS内核的SoC软硬件协同仿真被引量：4
- 2006年
- 针对基于MIPS系列处理器内核的高清电视解码SoC,构建了一个软硬件协同仿真环境。连接MIPS处理器内核的VMC模型和SoC的RTL模型,利用VMC模型支持MIPS指令集的特性运行测试汇编程序,实现了SoC软硬件的同步调试,有效地提高了系统验证的效率。
- 王江刘佩林陈颖琪
- 关键词：VMC片上系统
