公共文化服务平台

共 9 条记录，以下是 1-9

全选清除导出

排序方式：

宽带通信系统数字插值滤波器组设计被引量：2: 2011年; 针对宽带无线通信要求,提出了一种基于半带滤波器和CIC滤波器级联的上采样滤波器组实现方案。在半带滤波器浮点到定点量化过程中,提出了一种系数量化优化算法。通过仿真,验证了在相同的量化位数下,相对于传统的系数量化方法,增加了整个滤波器组的阻带衰减。; 王友华李皎雪张俊安付东兵余金山; 关键词：半带滤波器 CIC滤波器

一种基于0.18μm CMOS工艺的上电复位电路被引量：5: 2012年; 介绍了一种采用0.18μm CMOS工艺制作的上电复位电路。为了满足低电源电压的设计要求,采用低阈值电压(约0V)NMOS管和设计的电路结构,获得了合适的复位电压点;利用反馈结构加速充电,提高了复位信号的陡峭度;利用施密特触发器,增加了电路的迟滞效果。电路全部采用MOS管设计,大大缩小了版图面积。该上电复位电路用于一种数模混合信号芯片,采用0.18μm CMOS工艺进行流片。芯片样品电路测试表明,该上电复位电路工作状态正常。; 张俊安陈良杨毓军张瑞涛王友华余金山; 关键词：上电复位电路 CMOS NMOS

并行分时流水线A/D转换器系统级研究: 2010年; 基于并行分时A/D转换器的理论研究,对该类型A/D转换器进行了系统行为级设计和仿真。分析了系统中并行误差及流水线A/D转换器等误差源对整个系统性能的影响。通过计算机仿真,给出了系统模块的设计参数。通过理论分析与系统仿真,为并行分时流水线A/D转换器的设计提供了理论依据和数据参考,为该类型A/D转换器提供了设计优化方向。; 王友华张俊安余金山王永禄; 关键词：A/D转换器

抗辐射加固技术发展动态研究被引量：1: 2022年; 辐射效应已成为影响集成电路(IC)在宇宙空间可靠应用的主要因素。文章对IC抗辐射加固技术的研究进展进行了综述。首先,简介了抗辐射加固技术。然后,综述了抗辐射加固技术国外发展动态,介绍了美国在抗辐射加固技术方面的管理方式、技术路线、进展及典型应用。最后介绍了国内相关技术的进展,指出研究美国抗辐射加固技术的发展动态可促进国内抗辐射加固技术的发展。该综述对国内抗辐射加固技术的实际应用及推广具有一定借鉴意义。; 毛海燕赖凡谢家志张健; 关键词：抗辐射加固集成电路航天电子

一种四象限14位乘法型D/A转换器设计: 2022年; 设计了一种14位乘法型D/A转换器。采用高3位温度计编码、低11位二进制编码的分段电流模R-2R电阻网络结构,规避了高分辨率二进制电流模R-2R电阻网络开关尺寸大、版图匹配难度大的缺点。基于混合信号CMOS工艺进行了流片,实测DNL在±0.5 LSB以内,INL在±0.8 LSB以内。该D/A转换器适用于工业控制、仪器仪表等领域。; 雷郎成罗雁心刘虹宏杜宇彬高炜褀张俊吴秋霞付东兵; 关键词：薄膜电阻

A digital calibration technique for an ultra high-speed wide-bandwidth folding and interpolating analog-to-digital converter in 0.18-μm CMOS technology被引量：4: 2011年; A digital calibration technique for an ultra high-speed folding and interpolating analog-to-digital con- verter in 0.18-μm CMOS technology is presented. The similar digital calibration techniques are taken for high 3-bit flash converter and low 5-bit folding and interpolating converter, which are based on well-designed calibration reference, calibration DAC and comparators. The spice simulation and the measured results show the ADC produces 5.9 ENOB with calibration disabled and 7.2 ENOB with calibration enabled for high-frequency wide-bandwidth analog input.; 余金山张瑞涛张正平王永禄朱璨张磊俞宙韩勇; 关键词：FOLDING

一种用于高速高精度A/D转换器的时钟自举电路: 2011年; 设计了一种双电容结构时钟自举电路,分析了电路工作原理,用Cadence Spectre仿真器和0.35μm CMOS PDK进行电路前仿真和后仿真。仿真结果表明,设计的双电容结构时钟自举电路能使采样电路线性度达到110 dB以上,该电路已用于16位A/D转换器的设计并流片。经测试,采用该结构的16位A/D转换器的SFDR为96.25 dB(FS),信噪比为76.45 dB(FS)。; 刘涛王育新余金山李婷王妍刘璐; 关键词：A/D转换器

一种高速LVDS驱动电路的设计被引量：2: 2011年; 介绍了一种采用0.18μm CMOS工艺制作的高速(500 MHz)LVDS驱动电路。分析了开关时序和共模反馈对电路的影响,采用开关控制信号整形电路和基于"主-从"结构的共模设置电路,得到适当的开关时序和较好的共模电平设置,使LVDS输出电路具有更小的过冲电压和更稳定的共模电平。该LVDS驱动电路用于1 GHz 14位高速D/A转换器芯片。样品电路测试结果表明,输出速率在500 MHz时,LVDS驱动电路的指标满足IEEE-1596 reduced range link标准。; 张俊安杨毓军俞宙张瑞涛付东兵余金山; 关键词：共模反馈模拟集成电路

一种0.6V CMOS基准电压源的设计: 2017年; 基于低压技术,利用亚阈值区MOS管代替寄生BJT管,设计了一种工作在低电源电压下的基准电压源,并对基准电压进行了温度补偿。采用TSMC 0.18μm CMOS工艺对电路进行了设计和仿真。仿真结果显示:电路正常工作的最低电源电压为0.6V,当电源在0.6~2.0V范围内变化,基准输出电压仅变化了1.75mV;在0.6V电源电压下,-20℃~125℃温度范围内,温度系数为2.8×10^(-5)/℃,电源抑制比为52.47dB@10kHz,整个电路的功耗仅为12μW。; 胡云斌胡永贵周勇顾宇晴陈振中; 关键词：CMOS

全选清除导出

共1页<1>

中国博士后科学基金(20090451423)