国家高技术研究发展计划(2002AA1Z1130)
- 作品数：8 被引量：10H指数：2
- 相关作者：陈杰沈筱彦刘洋王明明曾晓文更多>>
- 相关机构：中国科学院微电子研究所中国科学技术大学更多>>
- 发文基金：国家高技术研究发展计划中国科学院“百人计划”更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 基于Huffman算法的DSP处理器指令编码方法
- 2005年
- 许多按照高性能思想设计出的DSP处理器,其性能却在应用中得不到很好的发挥。深入分析DSP处理器的指令编码就会发现,要使其高性能得以发挥就应该在设计指令集时慎重考虑指令的编码方式。要么通过提高指令编码密度的方式提高处理器的并行度;要么使用更加简单和规则的指令编码以提高处理器编程和编译的效率。在分别讨论、比较了两种方式后,提出了一种基于Huffman算法的能够提高编码效率的指令编码方法。
- 韩亮陈杰陈晓东
- 关键词：数字信号处理HUFFMAN算法
- 高性能16位定点DSP的Datapath设计及FPGA验证
- 2004年
- 随着数字化产品的不断普及,以高速、实时为特点的数字信号处理器(DigitalSignalProcessors,DSPs)越来越多地应用到国防和消费等各个领域。文章介绍了一款嵌入式高性能16位定点DSPs的Datapath(数据通路)设计,以Datapath中各功能单元为线索,叙述其电路实现及FPGA验证。
- 张馨陈杰李莺黎宝峰
- 关键词：DSPFPGA
- UML到Verilog同态映射在SOC系统级建模上的应用被引量：3
- 2006年
- SOC设计变得日益复杂要求我们在更高层次抽象上分析和验证系统行为。更精细的系统级建模方法变得日趋重要。文章主要目标是阐述怎样使用统一建模语言UML来构建一个复杂SOC设计框架及抽象其各个模块间行为的交互,建立了一个UML到Verilog的同态映射,提出了一个基于同态映射的从UML模型子集自动导出相应可综合Verilog描述的算法,为UML模型对于建模硬件系统提供了形式化的语义,从而能够验证并综合UML模型,加快了SOC设计流程。
- 沈筱彦陈杰王明明
- 关键词：统一建模语言VERILOG硬件描述语言同态映射
- 新型的DSP处理器高速低功耗多功能乘累加单元(英文)
- 2006年
- 介绍了一种采用新型结构的应用于DSP处理器的多功能高速低功耗乘累加单元(MAC)。该设计采用了异步互锁流水线技术,极大的降低了功耗。在整个设计的关键路径即部分积产生和生成部分采用的互补部分积字校正(CPPWC)和三维压缩法(TDM)很好的优化了设计,提高了速度。嵌入该乘累加单元的DSP处理器采用SMIC0.18CMOS工艺进行了流片。经测试,该设计优于采用传统结构的同类设计,其时延为3.34ns,功耗为13.9247mW。
- 高健陈杰
- 低功耗、低复杂度TURBO码实现研究
- 2006年
- 提出了一种改进的TURBO码算法,该算法改进了传统算法的路径度量的运算和可靠度的运算,可以显著地减少TURBO解码器使用的硬件资源,存储器的使用是传统算法的一半。根据改进的算法,该文还提出了一种新的加比选运算单元,综合结果和功耗分析显示,新的ACS单元面积和功耗分别是传统ACS单元的32.7%和26.8%。
- 姜小波陈杰仇玉林
- 关键词：TURBO码软输出维特比算法低功耗
- 基于同态映射的从UML导出可综合Verilog算法
- 2006年
- UML 建模因其可显著提高开发效率和代码质量已经成为软件开发领域的一大热点,而硬件设计的日益复杂性也要求我们在更高层次抽象上分析和验证系统行为,故更精细的系统级建模方法变得日趋重要。本文构建了UML 元模型与可综合 Verilog 间的同态映射,定义了一个从 UML 模型子集导出可综合 Verilog 描述的算法,为 UML模型对于建模硬件系统提供了形式化的语义,从而使运用 UML 进行硬件系统级建模和系统级上验证系统性能和功能正确性成为可能。
- 沈筱彦陈杰
- 关键词：VERILOG硬件描述语言同态映射
- 一种通用DSP单端口指令Cache设计被引量：1
- 2004年
- 在一款采用改进HARVARD总线结构的通用DSP中,通过设置一个小型指令CACHE来缓解流水线上的资源冲突。它采用两路组相连结构,仅在流水线上发生资源冲突时才会被访问。出于减小CACHE的面积和功耗考虑,该CACHE采用了单地址端口的设计,也就意味着在同一时钟周期内,CACHE只能完成一次读或写的操作。当读写请求同时发生的时候,必须采用一定的优先策略。本文结合DSP的结构特点,对一些优先策略进行了分析,最后对比了各种策略所付出的代价以及在一些benchmark下的性能。从结果可以看出,通过采取某些策略,该单端口指令CACHE可以获得与双端口CACHE几乎相同的命中率。
- 曾晓文陈杰胡访宇
- JPEG解码器的软硬件协同设计被引量：6
- 2005年
- JPEG压缩标准已被广泛的应用于数码相机、图像网络传输等众多领域,实时处理对JPEG解码器提出了更高的要求。本文设计出适合JPEG快速解码的嵌入式可重构32位DSP(DigitalSignalProcessing),并基于此款DSP结构对JPEG解码器进行了系统和局部的优化。实际测试结果显示,相比传统的解码器,改进后的JPEG解码器平均解码周期降低了80%左右。
- 刘洋陈杰
- 关键词：DSP处理器JPEG图像解码
