国家高技术研究发展计划(2006AA01Z415)
- 作品数：16 被引量：39H指数：4
- 相关作者：白国强陈弘毅王海欣谷荧柯陈刚更多>>
- 相关机构：清华大学北京中电华大电子设计有限责任公司北京同步科技有限公司更多>>
- 发文基金：国家高技术研究发展计划国家自然科学基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 双核双域椭圆曲线密码处理器被引量：3
- 2008年
- 为了加快签名和验证的速度,给出了一种支持多种椭圆曲线密码(ECC)协议的双核双域ECC处理器结构。它不但可以两个核单独或者协同完成多种椭圆曲线数字签名算法,同时还支持多倍点、点加以及点验证运算。曲线参数可以灵活配置,且数据长度从192b到384b能够以64b为间隔变化。综合结果表明,在0.18μm CMOS工艺下,关键路径为3.77ns,规模为37.2万等效门,面积为3.72mm2。频率为250MHz时,参数长度为192b签名1538次/s、验证775次/s。该处理器因其可配置、高效,特别适合用作高性能网络处理器的安全协处理器。
- 李康陈刚王海欣白国强陈弘毅
- 关键词：椭圆曲线密码椭圆曲线数字签名算法
- 椭圆曲线密码和密码杂凑算法的VLSI实现技术研究
- 2013年
- 该成果系统性地解决了如何利用集成电路技术实现椭圆曲线密码（ECC）算法的问题。ECC算法是基于椭圆曲线有限群的一类公钥密码算法的总称，是比RSA公钥密码算法更先进的一类算法，160和256比特密钥长的ECC算法其安全性分别相当于1024比特和2048比特的RSA算法。
- 关键词：椭圆曲线密码杂凑算法VLSI实现公钥密码算法ECC算法RSA算法
- 一种在智能卡芯片中实现SHA-1算法的方法被引量：2
- 2010年
- SHA是由美国国家安全局(NSA)设计的安全杂凑算法.该算法主要应用在通讯完整性验证以及数字签名认证领域.以面积优化为目标,从系统设计入手到模块级设计,以具体设计为实例,在智能卡芯片中以较小的面积代价实现了SHA-1算法,对于类似的杂凑算法设计具有普遍的参考价值.
- 匙嘉敏白国强高志强
- 关键词：杂凑算法智能卡SHA-1
- USB1．1控制器的设计与实现被引量：6
- 2009年
- 设计并实现一种USB1.1控制器,能在全速模式下支持控制、中断、批量3种传输方式,端点数可配置。将其作为IP核应用于一款安全芯片中,能解决芯片的部分I/O通信瓶颈问题。该USB1.1控制器配合MCU8051在FPGA验证平台上实现,可与PC机通信,并在此基础上完成对安全芯片其他功能模块的FPGA验证。
- 谷荧柯王征白国强陈弘毅
- 关键词：通用串行总线FPGA验证
- 椭圆曲线密码处理器的高效VLSI设计与实现被引量：2
- 2007年
- 采用复合式硬件设计方法,通过数学公式推导和电路结构设计,完成了一款GF(2m)域椭圆曲线密码处理器的高效VLSI实现。以低成本为目标,对算术逻辑模块的乘法、约减、平方、求逆,以及控制电路模块都进行了优化设计。按照椭圆曲线密码的不同运算层次,设计了不同层次的控制电路。该处理器综合在中芯国际SMIC0.18μm标准工艺库上,比相关研究的芯片面积节省48%,同时保证了很快的速度。
- 韩永相白国强陈弘毅
- 关键词：VLSI实现
- 高速网络安全协处理器中PCI-X接口设计被引量：1
- 2009年
- 介绍高速网络安全协处理器中PCI-X接口模块的设计方法,利用IPSec和SSL/TLS2种协议优化系统,并配置各种算法引擎。协处理器采用具有更高性能的PCI-X总线接口及SoC芯片,能够同时满足PCI-X总线协议和协处理器内部的特殊传输要求。实验结果表明,该设计方法是可行的。
- 朱莹白国强陈弘毅
- 关键词：密码安全协处理器
- 一种小面积的高吞吐率AES协处理器设计被引量：5
- 2009年
- 提出了一种AES协处理器的结构设计,加解密部分采用加解密复用的单个轮函数迭代的无流水线结构,内含的密钥调度电路可进行128、192与256位密钥的动态双向密钥调度.该协处理器可配置在ECB、CBC或CTR工作模式下,工作模式与数据输入输出的处理不影响处理器的数据吞吐率.基于SMIC0.13μm CMOS工艺的综合结果表明,该电路的关键路径延时最短为4.45ns,在206MHz的最高时钟频率下,128位密钥长度下的数据吞吐率可达到2.4Gb/s.电路门数为7.848万门.
- 王海洋陈弘毅
- 关键词：高级加密标准协处理器
- 高性能网络安全处理器的设计被引量：5
- 2010年
- 提出一种支持IPSec、SSL/TLS网络安全协议的高性能网络安全处理器的系统结构设计。该设计采用了系统级的流水线及双路单向总线设计,提高了数据传输通路的数据传输速率并且缓解了总线仲裁及数据拥塞。经过特定面积/性能优化过的密码算法引擎阵列提供了多任务并行计算能力。可编程描述符指令结构的设计,不仅合理利用了并行计算资源,而且增强了系统面向网络安全协议应用的灵活性。采用SMIC 0.13μm标准逻辑单元库综合后,实验表明:系统频率为200 MHz时,此设计对IPSec ESP隧道模式支持1.651 Gb/s的数据吞吐率,且可以实现103次/s的SSL握手协议。
- 王海欣白国强陈弘毅
- 关键词：VLSI实现
- FIPS乘加器架构的VLSI实现研究被引量：1
- 2008年
- 分析了Montgomery模乘算法及其几种实现方式,指出FIPS方式是适合乘加器结构VLSI实现的一种算法.给出了FIPS方式的数据通路和控制部分的实现方案.提出了在选择不同的操作数位宽的情况下,对具体实现的评价标准.结合具体数据分析了随着操作数位宽的变化,面积、速度和功耗指标的变化趋势,并对使用单乘法器和双乘法器的情况进行了比较.
- 谷荧柯白国强陈弘毅
- 关键词：MONTGOMERY算法功耗
- 应用于网络安全协处理器的真随机数产生器被引量：4
- 2009年
- 介绍一款基于环形振荡器的真随机数产生器。电路使用固定频率时钟采样可控频率振荡器的输出,使用级间反馈随机改变可控频率振荡器的振荡频率。设计启动电路来保证环形振荡器快速起振,在使能信号无效时断开振荡电路以节省功耗。电路采用CMOS0.18μm标准工艺实现,使用Hspice_RF仿真环形振荡电路的相位抖动以获得最优设计参数。仿真结果表明,电路在输出速率为1Gb/s时产生的随机序列具有良好的随机性,该设计可用于网络安全协处理器中。
- 张晓峰白国强陈弘毅
- 关键词：环形振荡器启动电路
