2024年8月27日
星期二
|
欢迎来到南京江宁区图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
国家科技重大专项(2010zx03003-003-03)
作品数:
1
被引量:6
H指数:1
相关作者:
林伟
李博
何光华
白宝明
更多>>
相关机构:
西安电子科技大学
更多>>
发文基金:
长江学者和创新团队发展计划
国家自然科学基金
国家科技重大专项
更多>>
相关领域:
电子电信
更多>>
相关作品
相关人物
相关机构
相关资助
相关领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
1篇
中文期刊文章
领域
1篇
电子电信
主题
1篇
多元LDPC...
1篇
译码
1篇
译码器
1篇
有限域
1篇
FPGA
1篇
FPGA实现
1篇
LDPC译码
1篇
LDPC译码...
机构
1篇
西安电子科技...
作者
1篇
白宝明
1篇
何光华
1篇
李博
1篇
林伟
传媒
1篇
西安电子科技...
年份
1篇
2011
共
1
条 记 录,以下是 1-1
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
采用EMS算法的多元LDPC译码器的FPGA实现
被引量:6
2011年
针对多元低密度奇偶校验码(LDPC)译码器的资源消耗过大问题,设计了一种采用扩展最小和算法的低资源需求的多元LDPC译码器.采用以块为单位对信息进行迭代更新和Flooding传递调度策略的结构.为降低译码器的存储资源和逻辑资源,首先减小传递信息的深度,将变量节点更新和校验节点更新进行联合设计.同时,利用迭代时间差对变量节点更新和校验节点信息所需的资源进行复用.在具体实现中,对一个GF(64)域上码长为1044bit的非规则多元LDPC码,采用Xilinx公司XC4VLX60的现场可编程逻辑门阵列(FPGA)芯片设计了译码器.与现有文献相比,所提出的译码器结构可节约54%的存储资源和逻辑资源,且提高了译码速度和吞吐量.
何光华
白宝明
李博
林伟
关键词:
多元LDPC码
有限域
FPGA
译码器
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张