国家高技术研究发展计划(2002AA1Z1210)
- 作品数：16 被引量：163H指数：8
- 相关作者：杨银堂朱樟明刘帘曦付永朝朱磊更多>>
- 相关机构：西安电子科技大学更多>>
- 发文基金：国家高技术研究发展计划国家自然科学基金更多>>
- 相关领域：电子电信更多>>
- 一种基于0.35μm CMOS工艺的14位100MSPS DAC设计被引量：7
- 2004年
- 基于 TSMC 0 .3 5μm CMOS工艺设计了一种工作电压为 3 V/ 5 V的 1 4位 1 0 0 MSPS DAC。 1 4位DAC在 5 0 Ω负载条件下满量程电流可达 2 0 m A,当采样速率为 1 0 0 MHz时 ,5 V电源的满量程条件下功耗为1 90 m W,而 3 V时的相应功耗为 45 m W该 DAC的积分非线性误差 ( IN L )为± 1 .5 LSB,微分非线性误差( DN L)为± 0 .75 LSB。在 1 2 5 MSPS,输出频率为 1 0 MHz条件下的无杂波动态范围 ( SFDR)为 72 d Bc。
- 朱樟明杨银堂柴常春殷和国张春朋付永朝杨冰
- 关键词：开关序列带隙基准源
- 基于Verilog-A的模拟电路行为模型及仿真被引量：10
- 2003年
- 分析了模拟硬件描述语言Verilog-A的特点及模型结构,根据仿真速度和仿真精度的折衷考虑,设计实现了模拟开关、带隙基准电压源及运放的Verilog-A行为模型。根据数模转换器(DAC)的特性,基于Verilog-A设计了DAC参数测试模型,也建立8位DAC的行为模型。所有行为模型都在CadenceSpectre仿真器中实现了仿真验证。
- 朱樟明张春朋杨银堂付永朝
- 关键词：仿真
- 嵌入式折叠内插式CMOS模/数转换器设计被引量：2
- 2004年
- 基于折叠内插式 ADC结构 ,采用分段式结构、两级折叠、主动内插技术和非线性误差补偿技术 ,采用TSMC0 .35 μm CMOS工艺设计实现了 8位 40 MS/s ADC。基于 BSIM3V3模型 ,采用 Cadence Spectre仿真器对 8位折叠内插式 ADC进行了系统仿真 ,采用 MPW计划对 ADC进行了流片验证 ,仿真和测试结果表明该ADC具有较低的非线性误差和良好的频域特性 ,证明了误差补偿技术的有效性。该 ADC的有效面积为 0 .6mm2 ,适合嵌入式应用。
- 朱樟明杨银堂孙龙杰吴晓鹏
- 关键词：模数转换器误差补偿
- CMOS多晶电容工艺误差分析及设计研究被引量：2
- 2004年
- 研究分析了CMOS多晶电容的工艺误差,给出了氧化硅介质层厚度的梯度误差、边际效应等工艺因素对CMOS多晶电容的影响。基于单位电容的改进设计,给出了CMOS多晶电容阵列的共心设计方法。采用0.6μmCMOS DPDM工艺,实现了基于CMOS多晶电容阵列的开关电容带通滤波器,实验结果表明本文的CMOS多晶电容设计方法具有较高的精度,能直接用于亚微米及深亚微米集成电路设计。
- 朱樟明杨银堂张春朋付晓东
- 关键词：CMOS
- 深亚微米CMOS混合信号电路衬底噪声耦合宏模型
- 2006年
- 提出了一种基于二维器件模拟的深亚微米工艺外延型衬底的电阻宏模型。该宏模型通过器件模拟与非线性拟合相结合的方法建立,使衬底寄生参数的提取更加方便,同时保障了深亚微米电路特性的模拟精度。此外,该宏模型结构简单,可以得到与器件模拟基本一致的模拟结果,并可以方便地嵌入SPICE中进行一定规模的电路模拟。
- 吴晓鹏杨银堂朱樟明
- 关键词：衬底噪声数模混合电路CMOS
- 基于Verilog-A行为描述模型的VCO设计被引量：14
- 2005年
- 分析了模拟硬件描述语言Verilog-A的特点,介绍了基于Verilog-A语言的行为级模拟电路设计过程。以锁相环(PLL)的子模块压控振荡器(VCO)的设计为例,建立了基于Verilog-A的行为模型进行系统设计的新方法。根据VCO的数学模型,建立了中心频率为120MHz的VCO行为模型,并利用CadenceSpectre仿真器对该模型进行了验证及PLL系统仿真。
- 刘帘曦杨银堂朱樟明付永朝
- 关键词：VERILOG-A行为级模型压控振荡器系统仿真
- 一种基于前馈补偿技术的高性能CMOS运算放大器被引量：7
- 2004年
- 基于传统CMOS折叠共源共栅运算放大器的分析和总结,应用前馈补偿技术,实现了一种高性能CMOS折叠共源共栅运算放大器,不仅保证了高开环增益,而且还大大减小了运放的输入失调电压。设计采用TSMC 0.35μm混合信号CMOS工艺实现,采用Hspice进行仿真,仿真结果表明运放的直流开环增益为95 dB,输入失调电压为0.023 mV,负载电容为2pF时的相位裕度为45.5°。
- 付永朝杨银堂朱樟明朱磊
- 关键词：前馈补偿CMOS运算放大器折叠共源共栅
- 混合信号集成电路的衬底耦合噪声分析被引量：1
- 2006年
- 本文系统分析了混合信号集成电路的衬底噪声耦合的研究进展。简要分析了衬底噪声的基本机理,及其对混合信号电路的影响,在此基础上分析比较了目前已提出的几种主要的衬底耦合噪声模型。通过分析不同类型衬底内的噪声耦合,介绍了一些电路设计中的去耦方法。最后讨论了衬底耦合噪声研究的发展方向。
- 杨银堂付晓东朱樟明
- 关键词：衬底耦合噪声混合信号集成电路保护环
- 低压低功耗运算放大器结构设计技术被引量：16
- 2005年
- 低电压、低功耗、动态摆幅达到轨到轨(Rail-to-Rail)的运放是实现SOC设计的核心,而相关的输入输出模块是其中的关键技术。本文分析了两种分别工作于弱反型区和强反型区的恒跨导Rail-to-Rail输入级,同时给出了低压和极低压下两种AB类控制输出级的实现方案,并对各方案进行了比较和总结。
- 杨银堂李晓娟朱樟明韩茹
- 关键词：运算放大器低压低功耗恒跨导
- 一种新型高精度RC振荡器电路设计被引量：23
- 2005年
- 在对传统的振荡器电路的分析比较基础上,基于振荡器的基本工作原理,结合误差比较器技术,提出了一种新型高性能低功耗的RC振荡器。利用CSMC的DPDMBsim3模型和Cadence的Spectre仿真器对该电路进行了模拟和仿真,结果表明该电路与传统的振荡器相比具有精度高、功耗低的优点。最后对该电路进行版图设计,版图面积为70.5×62.5μm2。
- 刘帘曦杨银堂朱樟明雷晗
- 关键词：RC振荡器周期
