公共文化服务平台

宽范围连续速率时钟数据恢复电路的设计被引量：1: 2014年; 采用0.18μm CMOS工艺,设计了一种连续速率时钟与数据恢复（CDR）电路。该CDR电路主要由全速率鉴频鉴相器、多频带环形压控振荡器、电荷泵等模块组成。其中,全速率鉴频鉴相器不但具有很好的鉴频鉴相功能,而且结构简单,减小了功耗和面积。多频带环形压控振荡器不但调谐范围很宽,而且引入到环路中的调谐增益较低,解决了高振荡频率和低增益之间的矛盾问题。采用自举基准和运放的电荷泵减小了各种非理想因素的影响。仿真结果表明,该CDR电路版图尺寸为265μm×786μm,功能正常,且能恢复622~3 125Mb/s之间的伪随机数据;在1.8V电源电压下,输入伪随机速率为3 125Mb/s时,功耗为100.8mW,恢复出的数据和时钟的抖动峰峰值分别为5.38ps和4.81ps。; 马庆培张长春陈德媛郭宇锋刘蕾蕾; 关键词：鉴频鉴相器锁存器

应用于全数字锁相环的时间数字转换器设计被引量：6: 2014年; 采用标准0.18μm CMOS工艺,设计了一种应用于全数字锁相环中检测相位差大小的时间数字转换电路(TDC)。针对传统TDC电路的不足,通过加入上升沿检测电路,扩大计数器位宽,使得TDC电路不仅能完成时数转换的基本功能,而且提高了时数转换的准确性,扩大了测量范围。该设计完成了RTL级建模、仿真、综合及布局布线等整个流程。仿真结果表明,该TDC电路工作正常,在1.8 V电源电压下,功耗为10 mW,能达到的分辨率约为0.3 ns,版图尺寸为255μm×265μm。; 张陆张长春李卫郭宇锋方玉明; 关键词：专用集成电路全数字锁相环相位检测

高锁定范围半盲型过采样时钟数据恢复电路设计: 2014年; 采用标准0.18 μm CMOS工艺,设计了一种高锁定范围的半盲型过采样时钟数据恢复电路.该时钟数据恢复电路（Clock and Data Recovery,CDR）主要由鉴频器（Frequency detector,FD）、多路平行过采样电路、10位数模转换器（Digital To Analog Converter,DAC）、低通滤波器（Low Pass Filter,LPF）、多相位压控振荡器（Voltage Controlled Oscillator,VCO）等构成.该CDR电路采用模数混合设计方法,并提出了基于双环结构实现对采样时钟先粗调后微调的方法,并且在细调过程中提出了加权调相的方法缩短采样时间.仿真结果表明,该CDR电路能恢复1.25～4.00 Gbps之间的伪随机数据电路,锁定时间为2.1 μs,VCO输出的抖动为47.12 ps.; 高宁张长春方玉明郭宇锋刘蕾蕾; 关键词：时钟数据恢复 CLOCK RECOVERY

基片集成波导缝隙式滤波器的设计与实现: 2014年; 基于基片集成波导技术和印刷电路板工艺设计、CST软件模拟,实现了一种四缝隙和五缝隙基片集成波导缝隙式滤波器。仿真结果和实验结果吻合良好。滤波器的中心频率分别为15.85GHz和34GHz,相对3dB带宽为11.9%和12.9%,插损分别为1.4dB和2.9dB,且具有良好的选择性。与传统的基片集成波导谐振腔式滤波器相比,这种滤波器可以提供更宽的阻带且便于后期调试。; 王元庆丁玉宁刘蕾蕾葛培虎; 关键词：基片集成波导印刷电路板

一种0.18μm CMOS可编程分频器的设计: 2014年; 采用标准0.18μm CMOS工艺,设计了一种可编程分频器。基于基本分频单元的特殊结构,对除2/除3单元级联式可编程分频器的关键模块进行改进,将普通的CML型锁存器集成为包含与门的锁存器,提高了电路的集成度,有效地降低了电路功耗,提升了整体电路速度,并使版图更为紧凑。后仿真结果表明,在1.8V电源电压,输入频率fin=1GHz的情况下,可实现任意数且步长为1的分频比,相位噪声为-173.1dBc/Hz@1 MHz,电路功耗仅为9mW。; 郑立博张长春郭宇锋方玉明刘蕾蕾; 关键词：可编程分频器相位噪声

快速求解导体电磁散射问题的插值退化核方法: 2014年; 退化核函数将积分方程的核函数展开为场源点分离的函数积,可以用于构造积分方程的快速求解算法,项数少、精度高的退化核函数是快速算法的关键。文中针对导体电磁散射问题,研究由两种插值技术构造的退化核,推导了由拉格朗日(Lagrange)多项式和指数型高斯径向基函数构造的退化核,并比较了它们的精度和效率。此外,引入一种新的近表面插值点网格来减少退化核的项数。最后,结合H矩阵框架实现了导体电磁散射问题的快速求解,数值例算验证了插值退化核的有效性,近表面网格的采用可以显著提高算法的计算效率,相比均匀网格,计算时间减少将近45%。; 潘灿林包扬薄亚明程崇虎; 关键词：电磁散射拉格朗日多项式径向基函数

用于UHF RFID零中频接收机的混频器设计: 2013年; 基于SMIC 0.18μm CMOS工艺,设计了一种应用于超高频(UHF)射频识别(RFID)系统零中频接收机的混频器。在对传统吉尔伯特混频器的噪声指标进行深刻分析的基础上,采用动态电流注入技术,设计出了一种低噪声、高线性度的混频器。动态注入电路有选择地向跨导级注入适当电流,大大抑制了开关管中的闪烁噪声,从而提高了混频器的整体噪声性能,同时又不影响混频器的线性度。在1.8 V电源电压下,仿真显示,该混频器取得11.3dB的噪声系数、-5.58 dBm的输入1 dB压缩点、26.04 dB的转换增益。芯片仅消耗7.2 mW功耗,占用404μm*506μm芯片面积。; 冒昌银张长春陈德媛郭宇锋方玉明李卫; 关键词：零中频接收机混频器增益线性度

UHF RFID中低噪声正交压控振荡器设计: 2014年; 采用标准0.18μm RF CMOS工艺,设计了一种低相位噪声正交压控振荡器(QVCO)电路。该QVCO电路采用了两种新技术:分裂转换偏置与电容耦合技术。该电路不仅获得较好的相位噪声,还具有良好的相位误差。仿真结果表明,1.8V电压下,电路功耗为10.28mW。实现了848.1MHz^1.048GHz的调谐范围,输出频率为920MHz时,在频偏1MHz处,相位噪声为-127.5dBc/Hz,相位误差最小可达到0.01°。; 董程宏张长春郭宇锋刘蕾蕾方玉明; 关键词：电容耦合相位噪声

0.18 μm CMOS高集成度可编程分频器的设计被引量：3: 2014年; 采用标准0.18μm CMOS工艺,提出了一种高集成度可编程分频器。该电路所采用技术的新颖之处在于:基于基本分频单元的特殊结构,对除2/除3单元级联式可编程分频器的关键模块进行改进,将普通的CML型锁存器集成为包含与门的锁存器,从而大大提高了电路的集成度,有效地降低了电路功耗,提升了整体电路速度,并使版图更紧凑。仿真结果表明,在1.8 V电压、输入频率Fin=1 GHz的情况下,可实现任意整数且步长为1的分频比,相位噪声为-173.1 dBc/Hz@1 MHz,电路功耗仅为9 mW。; 郑立博张长春郭宇锋方玉明刘蕾蕾; 关键词：可编程分频器相位噪声

低温度系数高电源抑制比带隙基准源的设计被引量：4: 2013年; 基于SMIC 0.18μm CMOS工艺,设计了一种适用于数模或模数转换等模数混合电路的低温度系数、高电源抑制比的带隙基准电压源。针对传统带隙基准源工作电压的限制,设计采用电流模结构使之可工作于低电源电压,且输出基准电压可调;采用共源共栅结构(cascode)作电流源,提高电路的电源抑制比(PSRR);采用了具有高增益高输出摆幅的常见的两级运放。Cadence仿真结果表明:在1.8 V电源电压下,输出基准电压约为534 mV,温度在-25～100℃范围内变化时,温度系数为4.8 ppm/℃,低频电源抑制比为-84 dB,在1.6～2.0 V电源电压变化范围内,电压调整率为0.15 mV/V。; 张长春吕超群郭宇锋方玉明陈德媛李卫; 关键词：带隙基准温度系数电源抑制比

渝B2-20050021-1　渝公网安备 50019002500403号　违法和不良信息举报中心　互联网出版许可证　新出网证(渝)字10号

江苏省自然科学基金(BK2012435)

文献类型

领域

主题

机构

作者

传媒

年份

用户反馈

江苏省自然科学基金(BK2012435)

文献类型

领域

主题

机构

作者

传媒

年份

用户登录

用户反馈