您的位置: 专家智库 > >

国家自然科学基金(69873026)

作品数:6 被引量:10H指数:2
相关作者:边计年薛宏熙朱明龙望宁曹霆更多>>
相关机构:清华大学香港中文大学更多>>
发文基金:国家自然科学基金国家重点基础研究发展计划中国博士后科学基金更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 6篇中文期刊文章

领域

  • 4篇自动化与计算...
  • 3篇电子电信

主题

  • 2篇电路
  • 2篇逻辑综合
  • 2篇VLSI
  • 1篇电路综合
  • 1篇硬件
  • 1篇映射
  • 1篇蕴涵
  • 1篇软硬件
  • 1篇软硬件协同
  • 1篇软硬件协同设...
  • 1篇软硬件协同验...
  • 1篇时延驱动
  • 1篇判决
  • 1篇片上系统
  • 1篇协同设计
  • 1篇可扩展
  • 1篇可扩展标记语...
  • 1篇扩展标记语言
  • 1篇集成电路
  • 1篇工艺映射

机构

  • 5篇清华大学
  • 1篇香港中文大学

作者

  • 5篇边计年
  • 4篇薛宏熙
  • 2篇朱明
  • 1篇吴有亮
  • 1篇曹霆
  • 1篇龙望宁

传媒

  • 2篇计算机工程与...
  • 1篇计算机学报
  • 1篇计算机应用
  • 1篇计算机辅助设...
  • 1篇Tsingh...

年份

  • 1篇2003
  • 1篇2002
  • 4篇2000
6 条 记 录,以下是 1-6
排序方式:
基于蕴涵树的冗余添加和删除技术
2000年
可替换线逻辑综合(如RAMBO)是近年来兴起的一种方法,它采用测试向量自动生成(ATPG)方法来实现冗余添加和删除.但是,频繁调用逻辑蕴涵过程使得整个逻辑综合的速度较慢.因此,如何减少ATPG过程的调用次数便成为提高这类算法的速度之关键.该文提出一种逻辑蕴涵树来存储节点间的逻辑蕴涵关系,并设计了一个基于逻辑蕴涵树的可替换线源节点的挑选算法.在此基础上形成一个快速的可替换线逻辑变换算法IBAW.实验结果表明,在为目标线寻找可替换线时,IBAW的速度是RAMBO的3.6倍.
龙望宁边计年薛宏熙吴有亮
关键词:逻辑综合电路综合EDA
底层相关的VLSI高层次设计策略被引量:3
2000年
在 VL SI系统设计、行为设计和逻辑设计过程中 ,未考虑到的与半导体制造工艺有关的因素 (如延迟、功耗问题等 )严重影响设计结果的性能 ,以至使物理设计结果的性能远离原来的设计目标 .针对这个问题 ,文中提出与底层有关的 VL SI高层次设计策略 ,将影响性能的底层参数和信息引入高层次设计中 。
边计年
关键词:VLSICAD工艺映射
扩展的高层次行为描述内部模型
2002年
随着片上系统(SOC)技术的发展,越来越多的功能模块被集成到单一芯片中。适合硬件描述的HDL语言很难满足实现复杂算法功能的要求,C++等高级语言可以高效地描述算法功能,但是在综合和验证时遇到很大困难。文章介绍了一种允许使用C和VHDL独立描述原始模块,通过创建统一内部模型IIR的办法实现对功能元件和算法模块的混合处理。IIR内部模型以XML文件格式作为外部存储,能够方便地被划分、综合、验证等处理程序使用,避免了重复的原始描述文件分析,提高了研发效率。
朱明边计年薛宏熙
关键词:VLSI超大规模集成电路片上系统可扩展标记语言
软硬件协同验证系统平台间通讯设计被引量:7
2003年
软硬件协同设计是软件、硬件的并行设计,包括系统描述、软硬件划分、设计实现和软硬件协同验证等几个阶段[1]。软硬件协同验证同时验证软件和硬件,使用处理器仿真器进行协同验证是其中一种重要的方法。一个能够对片上系统(SOC)设计进行全面快速验证的测试系统将会大大提高协同设计的效率[2]。测试系统中不同平台之间数据和信号的发送与接收是系统中必不可少的组成部分。该文介绍了测试系统平台间通讯方式和通讯协议的设计与实现。
朱明边计年薛宏熙
关键词:软硬件协同设计软硬件协同验证并口SOC
时延驱动的多级逻辑综合研究
2000年
MDD是对BDD进一步化简后得到的多叉判决图 ,我们所做的是把布尔函数的MDD表示生成多级逻辑网络。在生成过程中计算时延并在时延的驱动下完成映射工作。通过计算已生成部分的时延来选择每一部分的MDD子图的映射方式 ,尽可能生成时延较小的电路。对于未满足时延要求的MDD ,调整其变量序以改进效果。通过这些措施 ,尽可能得到满足时延性能要求的逻辑电路结果。
徐正生曹霆边计年薛宏熙
关键词:逻辑综合时延驱动
Efficient Heuristic Variable Ordering of OBDDs
2000年
An efficient heuristic algorithm for variable ordering of OBDDs, the WDHA (Weight and Distance based Heuristic Algorithm), is presented. The algorithm is based on the heuristics implied in the circuit structure graph. To scale the heuristics, pi -weight , node -weight , average -weight and pi -distance in the circuit structure graph are defined. As any of the heuristics is not a panacea for all circuits, several sub algorithms are proposed to cope with various cases. One is a direct method that uses pi -weight and pi -distance . The others are based on the depth first search (DFS) traversal of the circuit structure graph, with each focusing on one of the heuristics. An adaptive order selection strategy is adopted in WDHA. Experimental results show that WDHA is efficient in terms of BDD size and run time, and the dynamic OBDD variable ordering is more attractive if combined with WDHA.
龙望宁
关键词:DIAGRAMBOOLEANOBDDORDERINGLOGIC
共1页<1>
聚类工具0