国家自然科学基金(61076018)
- 作品数：1 被引量：6H指数：1
- 相关作者：胡瑜李晓维叶靖更多>>
- 相关机构：中国科学院大学中国科学院更多>>
- 发文基金：国家自然科学基金国家重点基础研究发展计划更多>>
- 相关领域：自动化与计算机技术更多>>
- 基于功能等价类的FPGA细粒度可靠性设计方法研究
- 随着FPGA集成电路制造技术的不断进步,晶体管特征尺寸已经进入到纳米级别,可靠性逐渐成为制约FPGA应用的瓶颈。由于SRAM型FPGA包含大量存储单元,芯片受软错误的影响尤为严重。已有的针对FPGA软错误的可靠性设计方法...
- 黄柯衡胡瑜李晓维刘波刘鸿瑾华更新
- 关键词：FPGA软错误细粒度
- 文献传递
- 基于存储级并行的同时多线程电压紧急容错技术
- 时钟门控技术引起的电流波动以及供电网络上的寄生阻抗效应,共同形成感应噪声（dI/dt）并引起供电电压波动。供电电压波动过大可能引发时延故障并最终影响系统正确运行,这类电压波动被称为电压紧急。相比于单线程处理器,同时多线程...
- 胡杏胡瑜李晓维
- 关键词：同时多线程存储级并行
- 文献传递
- “存储＋逻辑”3D集成电路的硅通孔可测试性设计被引量：6
- 2014年
- 为了缩短硅通孔的测试时间,针对符合JESD229和IEEE1149.1边界扫描协议的"存储+逻辑"3D集成电路,提出一种硅通孔可测试性设计.首先在逻辑晶片上增加控制模块,用于控制存储晶片的边界扫描链;然后通过修改逻辑晶片上原有边界扫描链结构,实现串联和并联2种与存储晶片边界扫描链连接的模式;最后在逻辑晶片上增加寄存器,以保存测试过程所使用的配置比特,控制整体测试流程.实验数据表明,该设计仅比原有的IEEE1149.1边界扫描电路增加了0.4%的面积开销,而测试时间缩短为已有工作的1?6.
- 叶靖郭瑞峰胡瑜郑武东黄宇赖李洋李晓维
- 关键词：可测试性设计IEEE
