福建省科技重点项目(2006H0039)
- 作品数：3 被引量：9H指数：2
- 相关作者：王琳张文俊徐哲鑫徐位凯更多>>
- 相关机构：重庆邮电大学厦门大学更多>>
- 发文基金：教育部“新世纪优秀人才支持计划”福建省科技重点项目重庆市自然科学基金更多>>
- 相关领域：电子电信更多>>
- DVB-S2系统中LDPC编码的FPGA实现被引量：3
- 2008年
- 分析了DVB-S2中LDPC码的特点,给出了一种面向FPGA的LDPC码编码实现方案,并采用Verilog HDL语言在Virtex 4 xc4vlx60芯片上实现了该编码器的设计,设计采用多个BlockRAM存储校验位,实现了与同一信息位关联的所有校验位的并行处理,提高了编码速度。综合结果表明:该编码器的吞吐量约为49.95 Mbit/s,在占用资源较少的情况下满足了DVB-S2标准的要求。
- 张文俊王琳
- 关键词：DVB-S2低密度奇偶校验码FPGA
- 基于LDPC码的WCDMA下行链路性能仿真被引量：2
- 2007年
- LDPC码是一类靠近Shannon限的高效信道编码,在AWGN信道下具有非常优越的性能。在讨论了LDPC码的基本原理之后,构建了基于LDPC码的WCDMA下行链路,改进了LDPC码的译码过程。仿真结果表明,在高速传输速率下(384kbit/s),不规则LDPC码具有优于Turbo码的性能,这对于LDPC码应用到复杂无线通信系统中具有重要意义。
- 徐位凯王琳
- 关键词：LDPC码TURBO码WCDMA下行链路
- 自适应码率QC-LDPC码编码器的FPGA实现被引量：4
- 2008年
- 准循环低密度奇偶校验码(QC-LDPC codes)相比其他的LDPC码具有简单的编码结构,拥有较好的应用前景。通过构造校验矩阵设计了不同码率和不同帧长的具有系统结构的QC-LDPC码,并分析了这些码的性能,随后将编码过程分阶段引入主从控制模块及复用基本SRAA组,设计了变码率和变帧长的编码器,并用Verilog HDL语言在Spartan 3 3s1500fg676芯片上实现了编码器的设计。综合报告表明:在使用适中的硬件资源情况下,系统最大频率达到了174.856 MHz,能满足高速编码的要求。
- 张文俊王琳徐哲鑫
- 关键词：编码器变码率准循环低密度奇偶校验码
