您的位置: 专家智库 > >

国家自然科学基金(60775003)

作品数:4 被引量:16H指数:3
相关作者:邹月娴陶阁朱志东张尚良徐祥俊更多>>
相关机构:北京大学更多>>
发文基金:国家自然科学基金深圳市科技计划项目更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 4篇中文期刊文章

领域

  • 3篇电子电信
  • 2篇自动化与计算...

主题

  • 2篇宽带
  • 1篇低抖动
  • 1篇失配
  • 1篇时钟
  • 1篇时钟发生器
  • 1篇时钟树
  • 1篇数据捕获
  • 1篇频域
  • 1篇前端
  • 1篇前端模块
  • 1篇欠采样
  • 1篇转换器
  • 1篇稀疏性
  • 1篇相位失配
  • 1篇模数转换
  • 1篇模数转换器
  • 1篇功率分配器
  • 1篇FPGA实现
  • 1篇捕获
  • 1篇采样

机构

  • 4篇北京大学

作者

  • 4篇邹月娴
  • 1篇张尚良
  • 1篇徐祥俊
  • 1篇朱志东
  • 1篇霍然
  • 1篇陶阁

传媒

  • 3篇数据采集与处...
  • 1篇电子与信息学...

年份

  • 1篇2012
  • 2篇2011
  • 1篇2009
4 条 记 录,以下是 1-4
排序方式:
基于K渐变传输线的TIADC低失配宽带前端功率分配器设计被引量:1
2011年
并行交替模拟数字转换器(Time-interleaved analog-to-digital convertor,TIADC)是实现高速高精度模拟数字转换的有效方法。TIADC中各通道电气特性的不一致引入了通道间失配,这大大降低了TIADC系统的性能。宽带低失配TIADC前端模块的设计和实现是降低TIADC系统通道失配的关键。本文针对超高速高精度TIADC系统,提出了基于K渐变传输线的宽带低失配功率分配器架构,并针对8通道12 bit 4 Gsps的TIADC系统进行设计、仿真和实现研究。研究结果表明,本设计具有通道易扩展、宽带和低失配的优良特性,为高速高精度TIADC系统的低失配宽带前端功率分配器设计提供了可行方案。
霍然邹月娴
关键词:前端模块功率分配器
一种宽带高性能TIADC时钟发生器被引量:6
2009年
针对并行交替模拟数字转换器(TIADC)发展遇到的时钟瓶颈,提出了一种宽带高性能TIADC时钟发生器设计方案。该方案利用时钟分路器和可编程延迟器分别实现通道扩展和相位延迟,采用可配置时钟源和逻辑转换电路使时钟发生器能够输出低抖动的CMOS和ECL逻辑TIADC时钟。设计实现的时钟发生器已经成功用于4通道12 bit 320 MHz采样率的TIADC系统。测试结果表明,该时钟发生器具有10 ps延迟偏差和在80 MHz频率下不超过2 ps的时钟抖动。
朱志东邹月娴陶阁
关键词:时钟树时钟发生器低抖动
基于频域稀疏性的时间交替模数转换器时间相位失配盲测量算法被引量:3
2012年
该文研究时间交替模数转换器(TIADC)的通道间时间相位失配参数的盲测量问题。基于TIADC系统架构、输入模拟信号的频域稀疏性和非混叠频率点,以采样定理和欠采样理论为基础,探索TIADC系统输入信号、输出信号以及与子ADC输出信号之间的频谱关系,推导出了一种新的基于非混叠频率点的相对频谱的离散傅里叶逆变换序列的相位信息的TIADC通道间时间相位失配参数的盲测量算法。仿真实验表明该文所提出的盲测量算法具有可以与正弦拟合算法相比拟的参数测量精度,并且具有对噪声不敏感,对输入信号频率无限制,对TIADC系统通道数无限制,不需要对输入信号过采样等突出优点。TIADC系统真实捕获数据测试进一步验证了该算法的准确性和有效性。
徐祥俊邹月娴
关键词:欠采样
TIADC高速数据捕获和时间失配补偿的FPGA实现被引量:6
2011年
时间交错并行采样模拟数字转换器(TIADC)模拟前端特有的多通道分时交替采样结构不可避免地引入了通道失配问题,并且给其后端多通道高速数据的捕获、缓存和处理带来了很大的设计挑战。本文针对上述技术难题,利用FPGA和SoPC技术特点,着重开展模块化TIADC通用数字后端系统设计技术研究。分别实现了对TIADC系统模拟前端多通道分时交替高速输出数据的实时捕获、多通道拉格朗日时间失配实时数字后补偿、数据的存储及传输等功能。分析表明,本文提出的数字后端系统设计方案具有良好的通用性,其模块化特性易于拓展并适用于不同的TIADC系统架构。测试结果表明本文实现的4*80MS/s12bit TIADC数字后端系统工作稳定,采用6阶拉格朗日插值滤波器使系统获得了平均25dB的SFDR性能提高。
张尚良邹月娴
共1页<1>
聚类工具0