国家科技重大专项(2011ZX01028-001-001)
- 作品数：7 被引量：6H指数：2
- 相关作者：张民选李晋文周宏伟窦强冯超超更多>>
- 相关机构：国防科学技术大学瑞典皇家工学院湖南师范大学更多>>
- 发文基金：国家科技重大专项国家自然科学基金国家教育部博士点基金更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 异步FIFO的模型检验方法被引量：1
- 2012年
- 跨时钟域(Clock Domain Crossing,CDC)设计和验证是SOC系统芯片设计的关键问题。讨论了异步FIFO的模型检验方法,利用模型检验工具SMV,建立了异步FIFO的有限状态机模型,使用时序逻辑LTL对该模型和属性进行了描述和验证。实验结果达到要求,同时表明该方法是行之有效的。与传统的模拟和仿真等验证方法相比较,模型检验具有能够自动进行、验证速度快、不用书写测试激励等优点。
- 罗莉欧国东刘彬徐炜遐窦强
- 关键词：异步FIFOLTL符号模型检验SMV
- 一种支持Subcacheline结构的三维Cache模拟器的设计
- 2013年
- Cache设计中存在大量的全局互联连线,而三维集成电路技术可以有效地解决深亚微米芯片设计中互联延迟问题。目前已经提出了多种三维Cache结构。在已有的工作基础上,提出了一种新的三维Cache结构——Subcacheline,以及相关功耗延迟模拟工具——3DSCacti。3DSCacti通过遍历分割的子阵列设计空间,根据成本函数进行Cache设计优化。将已有的三维Cache模拟器同3DSCacti优化结果进行对比,实验结果表明,该模拟器可以有效地扩展三维Cache的设计空间。最后,分析了不同工艺条件下模拟器的优化结果。
- 王玉唐遇星窦强
- 关键词：三维集成电路CACHE模拟器
- Cache漏流功耗的自适应优化:动态容量调整
- 2011年
- 当集成电路制造工艺水平发展到超深亚微米阶段,漏流功耗所占的比例越来越大,成为微处理器功耗的重要来源。漏流功耗同电压、漏电流和晶体管数量等因素密切相关。Cache是微处理器中面积较大的部件,对其漏流功耗进行优化是微处理器低功耗设计的首要任务。除了采取工艺上的改进措施外,cache漏流功耗可以通过把握或改变cache的工作状态来进行体系结构级的自适应优化。提出了基于"逻辑路"的cache动态容量调整策略。模拟结果显示,在相联度较高的cache中,基于"逻辑路"的动态容量调整策略可以在几乎不影响性能的前提下,将cache的漏流功耗降低约76.6%。
- 张承义郭维周宏伟
- 关键词：微处理器高速缓冲存储器漏流功耗
- 面向片上网络的多播吞吐率和能量模型
- 2011年
- 片上网络逐渐成为片上众核中非常有前景的互连方式。基于目录的cache一致性协议的维护需要片上互连网络高效的支持多播。在借鉴单播的网络吞吐率模型基础上,建立了面向多播的网络吞吐率模型和体系结构级的能量模型。相对于传统的多播路由算法,负载平衡维序路由算法(BDoR)和最小路径维序路由算法(MPDoR)通过平衡X和Y两个方向上的网络负载,从而能够获得较大的网络吞吐率。基于功能模拟器的模拟结果显示:在4×4的Mesh网络中,随机广播通信下,MPDoR算法的网络吞吐率是XY多播路由算法的1.6倍;网络输出加速比为2时,网络才能够进入饱和状态;MPDoR算法下网络消耗能量与OPT算法相当。
- 齐树波蒋江李晋文张民选
- 关键词：片上网络多播路由算法
- 片上网络中一种单周期2GHz无缓冲路由器被引量：3
- 2011年
- 近年来,无缓冲路由器由于不需要缓冲器而成为片上网络低开销的解决方案。为了提高无缓冲路由器的性能,提出一种单周期高性能无缓冲片上网络路由器。该路由器使用一个简单的置换网络替换串行化的交换分配器与交叉开关以实现高性能。虚通道路由器与基准无缓冲路由器相比,该路由器在TSMC65nm工艺下可以以较小的面积开销达到2GHz的时钟频率。在合成通信负载与真实应用负载下的模拟结果表明,该路由器的包平均延迟远小于虚通道路由器和其他无缓冲路由器。
- 冯超超鲁中海张民选李晋文
- 关键词：片上网络
- 板级高速传输总线链路层关键技术研究与实现被引量：2
- 2011年
- 随着高性能服务器和超大规模计算机的发展,系统设计者对板上高速互连总线的要求越来越高,如何使芯片间的数据传输延迟更小,提高计算通信比是需要解决的重要问题。论文研究了近年来发展迅速的超传输总线和PCI Express总线的链路层的特点,在此基础上提出了一种64位高速总线链路层体系结构,并对其关键技术进行了研究,设计实现了一种能够每时钟周期对16位数据进行加解扰的加解扰器,以及能够纠正链路间最大5个时钟周期延迟偏斜的线间传输延迟偏斜纠正器,功能验证结果表明所提出的设计功能正确。
- 周宏伟陈超张丽霞张英李永进
- 关键词：传输总线链路层加解扰
- 延迟驱动的FPGA高扇出信号线快速布线算法
- 2011年
- 采用基本的延迟驱动Pathfinder布线器对FPGA高扇出信号进行布线,大部分时间会用于初始化寻路的优先级队列,而初始化工作主要是将已得到的布线树中的布线资源结点插入优先级队列。但是分析发现,并非所有被插入的资源结点对布线都是有帮助的。因此提出了一种基于树剪枝的优先级队列初始化算法,这种算法对已有的布线树中的资源点进行筛选后再插入优先级队列。实验结果显示该算法能够取得5.23倍的队列初始化时间加速,在不损失算法结果质量的情况下获得1.55倍的布线加速。
- 陈迅张民选
- 关键词：现场可编程逻辑阵列布线算法
- 三维处理器中计算资源动态共享技术研究
- 基于硅通孔(Through Silicon Via,TSV)的三维集成电路技术,为三维处理器创造了条件。三维处理器的die与die上下直接堆叠,用于die间通信的TSV具有低延迟、高通信带宽等特性,使得die间共享资源成...
- 贺华鑫刘彬赵天磊唐遇星窦强
- 关键词：资源共享
- 文献传递
